一种星用SIP角编码电路的设计与实现

针对卫星天线控制系统高集成度、轻型化发展的需求,中国电子科技集团公司第43研究所发挥电路集成设计、一体化结构工艺和封装的技术优势,采用了双路双速旋变解码及激磁电源电路系统高可靠集成实现方法、ALN陶瓷金属一体化封装高可靠结构设计和制造实现方法、空间一体化产品环境热设计与热管理实现方法,设计了新一代SIP角编码电路平台产品。通过具体产品的指标测试表明,采用该SIP结构和封装的角编码电路体积和质量降低了2/3,满足系统发展要求。

一种低功耗429码编码电路的设计

介绍了一种实用的低功耗429码编码电路。采用一种新颖的电路结构进行设计,并采用厚膜工艺加工制作,整个电路的体积为30mm×20mm×5mm。对各单元电路进行了原理分析,采用PSpice软件进行仿真,并对制作的电路进行测试,测试结果与仿真结果相同。与其他429码编码电路相比,该电路具有功耗低(电源±5V,电流≤1mA)、可靠性高、结构简单、一致性好等优点,可广泛应用于现代机载数据通信系统。

一种MPEG-2编码电路设计

介绍了一种MPEG-2编码电路MB86390A。该电路包括视、音频信号采集,编码和差分传输。它与解码电路组成的编、解码系统具有良好的性能。在3Mbps数据率时,与未经编码的视、音频信号质量基本相当;在1.5Mbps数据率时,肉眼可察觉到在极剧烈运动图像中的方块效应,视、音频整体效果仍令人满意。

提速区段半自动闭塞双接近区段的编码电路设计

提速半自动闭塞区段的列车运行速度由120km/h提高到160km/h后,其接近区段也由1个改设为2个。研究了双接近区段编码电路的设计,并对几种特殊情况下的信号显示关系及码序进行了探讨。

一种降低3-D VRRAM热串扰的并行输入重编码电路

3-D VRRAM(Vertical Resistive Random Access Memory)是一种用来降低阻变式存储器单元成本的新型架构.目前对3-D VRRAM阵列的性能评估主要集中于对写入和读取裕度的分析上.然而3-D VRRAM中的中的热串扰效应也是一个值得关注的问题,过高的热串扰会明显降低阵列中存储单元的可靠性.本文提出了一种并行输入重编码电路,通过对输入数据进行重新编码来降低大规模并行写入所引起的热串扰效应.实验结果表明,当并行写入阵列大小为4×4、4×8以及8×8时,使用本文提出的输入重编码电路可以分别降低21.8%、23.9%和12.2%的热串扰效应.此外,使用本文提出的写入重编码仅仅增加了3%的写入延时以及0.07%的额外面积.

基于FPGA的二次雷达编码电路的设计

本文介绍了一种基于Field Programmable Gate Array（FPGA）的二次雷达编码电路设计，它使用VERILOG语言编程实现二次雷达的询问和应答信号。此编码电路内部采用了模块化的设计，其产生的二次雷达信号的脉冲宽度和脉冲间隔可调。

京九线点式叠加外编码电路及其 CAD 设计方法

对京九线自动闭塞点式叠加信息的外编码电路，及其ＣＡＤ设计方法进行了分析。

DAB发射机传输接口HDB3编码电路的FPGA设计

介绍了一种基于FPGA的HDB3编码电路设计,其输出波形符合DAB发射机G.703接口规定的物理和电气特性。该电路已在商用DAB发射系统中得到实际应用,与各种DAB发射机配合良好,证明了设计的有效性。

引导接车编码电路存在的问题及改进措施

《技规》第285条规定：凡进站、接车进路信号机不能使用,或在双线区段由反方向开来列车而无进站信号机时,应使用引导信号或派引导人员接车。引导接车时,列车以不超过20 km/h速度进站，并做好随时停车的准备。1

沈山线桃园站下行正线发车编码电路修改方案

沈山线（马三家至山海关）复线自动闭塞区间采用UM71制式无绝缘轨道电路,站内轨道电路为25Hz相敏轨道电路叠加UM71预发码。桃园站至锦州站之间只有2架区间信号机,3个闭塞分区,区间信号机及原码序图如图1所示。

二总线制编码电路的研制

二总线制编码电路，能主动发出地址信息和状态信息到主控制器。地址信息表征某检测点的地址。状态信息表征该检测点的某种状态。从各探测器到主控制器用二总线实现，可组成各种巡回检测系统。

CMOS门阵列纠错编码电路

本文介绍采用CMOS门阵列技术实现的、用于容错存储体的两种纠错编码电路(奇权纠错编码电路及多位纠错编码电路)的设计与实现。这两种电路均已研制成功并已通过部级鉴定。

乌石站区间第三接近轨编码电路修改方案

结合乌石站在进、出站信号机间增加了一架进路信号机实际情况,分析区间三接轨(3JG)UM71编码电路的特殊性及存在的问题,提出对乌石站区间3JGUM71编码电路修改方案,解决列车因错误接收黄2码而制动停车的安全隐患。

双音频编码电路PCD3311/12

荷兰飞利浦公司生产的单片硅栅CMOS双音频编码电路PCD3311/12,不仅可为单片机控制的电话机提供多种双音多频组合信号,而且还可根据需要产生不同频率的单音信号,或者将其编制一首歌曲音乐信号。它可广泛应用于各种有(无)线电话机、对讲机及报警器中。 特点与性能 PCD3311/12集成电路具有以下特点:(1)它可产生如下信号:双音频电话机所需的16种标准双音多频组合信号;8种单音标准频率信号;

一个用VHDL语言设计的编码电路

本文通过一个编码电路的设计实例，介绍了用ＶＨＤＬ语言设计数字电路的基本方法和过程，以及应用ＶＨＤＬ语言和ＥＰＬＤ器件为数字电路设计所带来的好处。

孝南站SFM编码电路设计缺陷分析处理及建议

针对介西线孝南站向万安站发车时,发车进路偶发性发送错误低频信息,造成机车信号显示升级的问题进行分析处理,并提出改进建议。