芯片级节流制冷器实验及红外探测器应用研究

芯片级节流制冷器(Micro Miniature Refrigerator, MMR)是一种新型节流制冷器,其轴向尺寸大幅短于传统节流制冷器,能够显著降低与之适配的红外探测器体积。然而,目前的芯片级节流制冷器的红外探测器应用仍存在较多困难。为提升MMR的性能,使其满足红外探测器应用需求,建立了MMR计算模型以研究制冷器的流动换热以及工作特性并指导样机制造,模型计算结果与实验值符合良好;制造了MMR样机,并根据理论分析和实验结果提出了针对制冷器结构、材料、流道布置等优化方案,显著提升了制冷性能;进一步提出了能够适配红外探测器的MMR实验样机,该样机能够显著缩短红外探测器轴向尺寸,实现了高温60℃环境下38 s达到126 K制冷温度(使用200 mL气瓶常压下充注50 MPa氩气并将气瓶和样机放入60℃环境下保温2 h),能够满足320 pixel×256 pixel,像元间距15μm的中波红外探测器降温性能需求,并且较国外同类型探测器产品也具有一定技术优势。

芯片级节流制冷器流动特性数值计算及制冷性能实验研究

芯片级节流制冷器(简称MMR)是一种采用微加工工艺制成的新型节流制冷器,其轴向尺寸大幅短于传统节流制冷器,能够显著降低与之适配的红外探测器体积。为研究MMR的工作特性,建立了适用于高压力工况下气体物性沿流动方向显著变化的微槽道流动计算模型,该模型与实验验证结果符合良好。进一步在流动模型的基础上增加了微槽道换热、制冷器槽道分布和外形尺寸计算。根据计算模型制造了MMR样机并对其进行了实验研究,样机流量实验数据与计算模型符合良好。该样机在10 MPa的氮气和氩气工况下分别达到了110 K、119 K的制冷温度,制冷量分别为231m W、479 mW,降温时间分别为250 s、70 s优于国外MMR性能,并且能够满足红外探测器对于节流制冷器的制冷性能需求。

首台实用型芯片级钛宝石激光器问世

据报道,美国斯坦福大学团队在芯片上制造出一种钛宝石激光器。与目前的任何其他钛蓝宝石激光器相比,这一原型机的体积缩小了4个数量级(即原来的10/000),成本降低了3个数量级(即原先的10/00)。无论在规模效率方面,还是在成本方面,这一成果都是一次巨大进步。钛蓝宝石激光器在尖端量子光学、光谱学和神经科学等许多领域不可或缺,然而其在现实世界却未能广泛应用。

高电压芯片级串联SiC MOSFET模块的封装设计

随着智能电网、新能源发电技术和轨道交通的发展,中压和高压电力电子设备是必然的发展趋势,因此需要越来越多的高压功率半导体模块来降低拓扑和控制系统的复杂性。在应用时,单芯片高压SiC MOSFET与串联低压SiC MOSFET相互竞争。前者由于工艺不成熟,成本较高;后者由于器件串联,寄生电感较大。与技术不成熟且昂贵的高压SiC芯片相比,通过串联低压SiC器件来实现高阻断电压更具成本效益。低压SiC器件的串联方式包括模块级串联和芯片级串联,目前芯片级串联器件的研究还很少。

广西安全职院在2023年广西职业院校技能大赛电子产品芯片级检测维修与数据恢复赛项再创佳绩

3月11日,2023年广西职业院校技能大赛《电子产品芯片级检测维修与数据恢复》赛项落下幕,广西安全工程职业技术学院由机械与电气工程系教师覃金龙、谢晓媛、李燕、莫海城组成的技能比赛专业指导教师团队所指导的20级机电2班梁健勇、20级机电1班梁思进和21级电气1班李远茂。

可重构硬件芯片级故障定位与自主修复方法

外部集中控制的可重构硬件容错系统,其重构控制算法复杂、重构时间开销大,且存在单点失效问题.本文研究芯片级分布式在线自主容错技术,提出了能够实现芯片级自修复的新型可重构硬件细胞阵列结构,阐述了互连资源的在线故障定位和自主修复方法.设计了功能细胞电路和容错开关块电路,采用分段定位法检测互连资源中多路器故障和连线开路故障,通过重配置布线和线移位操作分别实现多路器与连线故障自修复.以4位串并乘法器电路为例进行实验验证,分析了容错设计的硬件开销与时间开销,实验结果表明新方案的容错时间短、资源利用率高.

芯片级原子钟辅助的惯性/卫星组合导航系统欺骗检测方法

商业化芯片级原子钟产品的出现,使其在惯性/卫星组合导航系统中的应用成为可能。针对卫星导航欺骗信号检测,提出利用芯片级原子钟高精度时间保持能力,从时间维度进行欺骗检测的方法。首先,介绍了芯片级原子钟的基本特点和时间保持能力,然后通过分析欺骗干扰对接收机时间的影响,针对先压制后欺骗的典型模式,基于真实信号和欺骗信号下的钟差预测误差分布,构造了芯片级原子钟辅助的欺骗检测模型。实测数据表明,芯片级原子钟的钟差预测精度高出接收机内部时钟精度一个数量级以上。通过检测概率分析,证明了芯片级原子钟在卫星欺骗检测上的优异性能。

894nm高温垂直腔面发射激光器及其芯片级铯原子钟系统的应用

报道了自行研制的894 nm高温垂直腔面发射激光器(VCSEL)以及基于此类器件的芯片级铯原子钟系统的应用实验结果.根据芯片级铯原子钟对VCSEL在特定高温环境下产生894.6 nm线偏振激光的要求,对器件的量子阱增益及腔模位置等材料结构参数进行了优化,确定增益-腔模失谐量为-15 nm,使器件的基本性能在高温环境下保持稳定.研制的VCSEL器件指标为:20—90?C温度范围内阈值电流保持在0.20—0.23 m A,0.5 m A工作电流下输出功率>0.1 mW;85.6?C温度环境下激光波长894.6 nm,偏振选择比59.8:1;采用所研制的VCSEL与铯原子作用,获得了芯片级铯原子钟实施激光频率稳频的吸收谱线和实施微波频率稳频的相干布居囚禁谱线.

芯片级原子器件MEMS碱金属蒸气腔室制作

提出了基于两步低温阳极键合工艺的碱金属蒸气腔室制作方法,用于实现原子钟、原子磁力计及原子陀螺仪等器件的芯片级集成。由微机电系统(MEMS)体硅工艺制备了腔室结构。首先采用标准工艺将刻蚀有腔室的硅圆片与Py-rex玻璃阳极键合成预成型腔室,然后引入氮缓冲气体和由惰性石蜡包覆的微量碱金属铷或铯。通过两步阳极键合来密封腔室,键合温度低于石蜡燃点198℃。第一步键合预封装腔室,键合电压小于缓冲气体的击穿电压。第二步键合在大气氛围中进行,电压增至1 200V来增强封装质量。通过高功率激光器局部加热释放碱金属,同时在腔壁上形成均匀的石蜡镀层以延长极化原子寿命。本文实现了160℃的低温阳极键合封装,键合率达到95%以上。封装的碱金属铷释放后仍具有金属光泽,实现的最小双腔室体积为6.5mm×4.5mm×2mm。铷的吸收光谱表明铷有效地封装在腔室中,证明两步低温阳极键合工艺制作碱金属蒸气腔室是可行的。

MEMS陀螺仪芯片级温控系统的设计

为了提高MEMS陀螺仪的温度性能,基于东南大学自主设计的TC10号温控陀螺表头,设计了一种芯片级温控系统.首先,研究了微加热丝和微热敏电阻的材料、结构以及表头的加工工艺,分析了温控系统的工作原理.然后,建立了表头内部的温度模型,利用Ziegler-Nichols经验参数法,确定了PID参数并进行系统仿真,验证了控制系统的快速性和稳定性.最后,结合模型和仿真参数设计了温控电路,并通过温度实验得到了微热敏电阻的温度特性曲线.结果显示:温控系统可将表头内温度控制在设定温度点附近;表头腔内温度和驱动模态谐振频率在-20～60℃范围内的变化量分别由温控前的78.453℃和3.76 Hz下降到温控后的4.949℃和0.48 Hz,由此验证了芯片级温控技术的可行性.

GaN功率器件芯片级热管理技术研究进展

详细论述了GaN器件热瓶颈的原因,并对近年来国外正在开展的先进芯片级散热技术研究情况进行系统分析和评述。揭示了高导热材料及微流体与芯片近结集成的各类散热技术的热设计原理、工艺开发和面临的技术挑战,阐述了GaN器件芯片级热管理的技术现状和发展方向。

芯片级原子钟的研究进展

芯片级原子钟是一种小型、低功耗、高精度的时间频率设备,与微惯性测量组合和卫星导航技术相结合,形成微型导航定位授时单元,可广泛应用于国民经济、军事领域和国家安全等方面。本文介绍了国内外芯片级原子钟的研究进展及现状,阐述了芯片级原子钟研制的难点及需要突破的关键技术,包括微型原子气室制备技术、微机电系统集成技术和芯片级光学频率梳技术等,最后对芯片级原子钟的发展趋势进行了展望。

芯片级多线程处理器的操作系统调度研究

随着芯片级多线程(CMT)处理器体系结构的迅速发展,操作系统必须采用新型CMT调度,以发挥其体系结构的性能优势。分析CMT调度面临的问题,通过扩展调度域的层次和结构支持CMT处理器内部的负载均衡,利用协同调度避免cache抖动等问题。采用效率、效率瓦特比和公平性等多种指标对操作系统进行性能评价,证明其性能得到优化。

可重构电子系统芯片级在线自主容错方法研究

可重构电子系统芯片固定型故障的传统容错设计往往采用集中式控制方法,存在测试时间长、硬件资源利用率低、对外部控制器依赖性高等问题。因此,设计了一种具有分布式自主容错能力的可重构细胞阵列,通过将细胞内部查找表输出与参考值进行比较的方式进行循环检测,并利用冗余存储单元对故障查找表进行修复。以四位并行乘法器为例进行仿真验证,实验结果表明,新型可重构阵列的自主容错设计方法,比现有设计的硬件开销小,修复时间短,容错能力强,且设计复杂度不受阵列规模影响。

芯片级集成微系统发展现状研究

概要介绍了芯片级集成微系统的内涵和近期发展态势,分析了它的技术特点,对相关的新技术、新结构和新器件的技术问题作了初步的分析与探讨,为发展新一代微小型电子武器系统提供一部分技术信息。

芯片级原子钟的气密性能分析

基于相干布居囚禁(CPT)原理芯片级原子钟(CSAC)原子腔体积小、采用微电子机械系统硅-玻璃键合工艺制造,其气密性是决定CSAC寿命的关键因素。本文提出了"多层缓冲原子腔"方案大幅度提高原子腔的气密性能,从而提高CPT CSAC的稳定性和寿命。建立了一个"毛细管等效气流模型"模拟多层缓冲原子腔的泄漏以分析原子腔的气密性能,应用Matlab仿真对比了单层密封、多层密封、添加保护腔等不同方式下气密性能的改善幅度。仿真结果验证了"多层缓冲原子腔"在提高CPT CSAC物理系统气密性能方面的可行性和有效性,为原子腔的设计提供指导。

芯片级封装技术研究

对刚性基板倒装式和晶圆再分布式两种结构的芯片级封装(CSP)进行了研究,描述了CSP的工艺流程;详细讨论了CSP的几项主要关键技术结构设计技术,凸点制作技术,包封技术和测试技术;阐述了采用电镀和丝网漏印制备焊料凸点的方法。

谐振式微型电场传感器芯片级真空封装及测试

为了降低传感器的驱动电压,提高该器件的品质因数和信噪比,该文研究封装材料和工艺对真空封装性能的影响,针对一种微机电系统(MEMS)谐振式微型电场敏感结构芯片,采用独特的共晶键合技术,实现该传感器的芯片级真空封装。实验结果表明,该传感器封装后的品质因数达到了30727.4,是常压封装的500倍;该封装器件具有更低的驱动电压,只需要直流分量100 m V和交流分量60 m Vp-p,与常压测试时相比,分别只有原来的1/200和1/16。

用于铯芯片级原子钟的4.596GHz射频源研制(英文)

芯片级原子钟主要包括射频模块、物理封装模块以及其他的外围控制模块。射频模块的设计关系到芯片级原子钟的短期稳定度,所以射频模块在芯片级原子钟的设计时是非常重要的一部分。本文利用数字锁相环技术实现频率为4.596GHz的射频源,射频源由三部分组成,包括小数分频频率综合器、压控振荡器和环路滤波器。数字锁相环具有相位噪声低,频谱稳定度高等特点。此外,由于小数分频频率综合器是可编程的,可以通过配置N分频器与R分频器实现输出频率的快速扫描。与此同时,根据相关公式,可以计算出三阶无源环路滤波器的近似参数值,所设计的环路滤波器具有300kHz的环路带宽以及55°的相位裕度。最后,整个基于数字锁相环技术实现的射频源通过仿真、硬件实现以及测试。测试结果显示,射频源的相位噪声为-74.02dBc/Hz@300Hz,符合芯片级原子钟射频源的设计要求。

高气密性芯片级原子气室的制备研究

高性能芯片级原子气室的制备是现阶段芯片级量子传感仪器研制急需解决的关键技术之一。为解决目前芯片级原子气室研制领域存在的碱金属定量填充难、气密性差等问题,开展了高气密性芯片级原子气室制备方法研究,利用微电子机械系统(MEMS)技术实现了芯片级原子气室的批量制备。采用深硅刻蚀技术制备硅气室腔,利用RbN的光分解实现碱金属单质的制备及定量填充,采用阳极键合技术对原子气室进行两次硅片/玻璃键合封装,成功获得了以N为缓冲气体的Rb碱金属原子气室。对所制备的原子气室进行键合强度、气密性、吸收光谱测试,结果表明原子气室的玻璃/硅片/玻璃键合强度均较高,其中B组原子气室的漏气率平均值为2.2×10^(-9)Pa·m^(3)·s^(-1),其气密性为目前行业内领先水平。最后从制备工艺上分析了两组原子气室的性能差异原因,为推动量子传感仪器的芯片级集成技术发展奠定重要基础。