Virtex-5系列SRAM型FPGA单粒子效应重离子辐照试验技术研究

针对SRAM型FPGA在空间辐射环境下易发生单粒子效应,影响星载设备正常工作甚至导致功能中断的问题,开展了SRAM型FPGA单粒子效应地面辐照试验方法研究,提出了配置存储器(CRAM)和块存储器(BRAM)的单粒子翻转效应测试方法,并以Xilinx公司工业级Virtex-5系列SRAM型FPGA为测试对象,设计了单粒子效应测试系统,开展了重离子辐照试验,获取了器件的单粒子闩锁试验数据和CRAM、BRAM以及典型用户电路三模冗余前后的单粒子翻转试验数据;最后利用空间环境模拟软件进行了在轨翻转率分析,基于CREME96模型计算得到XC5VFX130T器件配置存储器GEO轨道的单粒子翻转概率为6.41×10^(-7)次/比特·天。

重离子辐照下SDRAM存储器“固定位”错误研究

对65nm SDRAM存储器进行重离子试验,分析其出现“固定位”错误的地址分布规律性,并研究错误数量与辐射能量以及注量之间的关系。对辐照后样品采用不同温度和时长退火,分析不同参数设定对“固定位”错误恢复的影响。根据试验现象,围绕微剂量效应,分析“固定位”错误的产生机理。提出一种方法,通过三维堆叠的方式在SDRAM存储芯片下叠封一个加热芯片,利用加热退火使“固定位”错误消失,可有效解决SDRAM存储器在宇航环境下出现“固定位”错误却无法维修器件的问题。

模数转换器单粒子效应影响因素试验研究

本文主要研究了模数转换器(ADC)单粒子效应的测试技术和ADC单粒子效应的影响因素。首先,分析了ADC的单粒子效应失效模式,建立了ADC单粒子效应测试方法和测试系统;其次,以高精度的AD574A为载体,在重离子加速器上开展了单粒子效应试验,研究了ADC的工作频率、输入电压和入射重离子LET值对单粒子效应的影响规律。试验结果表明:随着器件的工作频率增大,ADC单粒子效应截面近似呈线性增大,原因是单粒子瞬时扰动(SET)持续时间远小于ADC的转换周期;ADC输入电压越高,则ADC单粒子效应截面越大,原因是电压增高使得半导体材料中的电场增强,相应的电荷收集能力增强;入射重离子的LET值越高,则ADC单粒子效应截面越大,原因是LET值增加导致单个入射粒子在器件内电离产生的电荷增多,使得敏感位置收集到电荷的概率和电荷量都增大。

SRAM型FPGA单粒子效应测试方法及试验验证

针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。

倒扣封装芯片单粒子效应试验有效性保证技术

提出并建立了一种确保倒扣封装芯片单粒子效应试验有效性的方法。采用一种特殊设计的工装,将背面减得足够薄的芯片压紧在PCB板上,然后进行重离子辐照试验。这样既解决了背面减薄过的芯片焊接到PCB板过程中,高温导致的芯片裂开而无法工作的问题,又保证了有足够多种类重离子能穿透硅衬底,到达芯片敏感区,确保了单粒子效应试验的有效性。采用倒扣封装的FPGA和处理器进行了试验验证。试验结果表明,运用本文设计的工装方法能在国内现有的重离子加速器上,基于全重离子辐照试验数据,获取了倒扣封装芯片的抗单粒子效应性能指标。

0.18 μm CMOS器件SEL仿真和设计

宇宙空间存在大量高能粒子,这些粒子会导致空间系统中的CMOS集成电路发生单粒子闩锁。基于0.18μm CMOS工艺,利用TCAD器件模拟仿真软件,开展CMOS反相器的单粒子闩锁效应研究。结合单粒子闩锁效应的触发机制,分析粒子入射位置、工作电压、工作温度、有源区距阱接触距离、NMOS和PMOS间距等因素对SEL敏感性的影响,并通过工艺加固得出最优的设计结构。重离子试验表明,采用3.2μm外延工艺,可提高SRAM电路抗SEL能力,当L1、L2分别为0.86μm和0.28μm时,其单粒子闩锁阈值高达99.75 Me V·cm2/mg。

MOS电容器单粒子介质击穿导致GaN功率放大器失效分析

为验证一款GaN功率放大器抗空间辐射效应能力,对其进行了重离子单粒子效应试验研究。被试样品是由GaN HEMT、MOS电容器和电感器等组成的混合电路。试验源为加速器产生的锗离子(Ge^+13,能量205 MeV),线性能量传输(LET)值为37.4 MeV cm^2/mg。试验结果是:GaN HEMT性能未出现变化;MOS电容器发生了介质击穿失效,造成功率放大器功能失效。经验公式计算的单粒子介质击穿电压,与重离子试验结果基本吻合,得出MOS电容器单粒子介质击穿导致GaN功率放大器失效。研究表明,混合电路中无源的MOS电容器也会发生单粒子介质击穿失效,应用于空间环境时应进行单粒子效应评估。

28nm工艺触发器抗单粒子翻转版图加固技术

为提高28 nm体硅工艺下的触发器的抗SEU能力,针对28 nm集成电路的版图空间布局加固技术进行了研究,基于敏感节点对分离和电荷补偿原理,设计了2种抗辐射加固触发器版图结构。同时设计了3种不同敏感节点对分离距离和采用电荷补偿原理加固的触发器链,通过流片和封装后对芯片进行了抗单粒子翻转试验。试验结果表明,采用的2种版图加固方法可使单粒子翻转数下降95%以上;当入射重离子LET值为37 MeV·cm^(2)·mg^(-1)时,电荷补偿原理的版图加固结构抗单粒子翻转性能更强;28 nm工艺下,版图加固最优敏感节点对的距离为3倍标准单位距离。

采用滤波结构的28nm触发器抗单粒子翻转研究

基于28 nm体硅CMOS工艺,设计了双路滤波的触发器(flip-flop,FF)结构,在传统的双互锁存(dual interlocked cell,DICE)加固基础上,对数据、时钟及复位信号均引入双路滤波结构。为研究不同滤波宽度的加固效果,设计了不同的滤波梯度。试验结果表明:当LET值为13.1 MeV·cm^(2)·mg^(-1)的Cl离子和LET值为37.3 MeV·cm^(2)·mg^(-1)的Ge离子分别辐射时,对该加固触发器电路分别以不同滤波宽度对SET进行滤波,可完全抑制SEU,且滤波宽度越大,加固效果越显著。

基于TCAD模型仿真的65纳米CMOS标准单元单粒子闩锁效应防护设计

为提高标准单元在空间辐射条件下抗单粒子闩锁能力,基于65 nm CMOS工艺使用TCAD工具建立了4种保护环结构的3D模型.设计对比了多种抗单粒子闩锁加固方法,对抗辐照性能和设计开销进行了优化.仿真结果显示,使用半封闭型保护环结构可在满足抗辐照要求的情况下最小化设计开销,同时通过模拟辐照仿真对该结构的关键设计参数进行了优化.基于提出的版图加固设计标准单元开发了测试芯片并完成了重粒子试验,经过99.8 MeV*cm^(2)/mg重离子辐照未观察到闩锁现象.