脉冲窄化型抗辐射静态存储器单元加固结构

为减小单粒子电荷共享效应对纳米量级静态存储器单元的影响,提出了一种基于双互锁冗余加固(dual interlocked storage cell, DICE)静态随机存储器(static random access memory, SRAM)单元的新型布局结构。该结构融入了脉冲窄化技术,并与传统的DICE存储单元进行了比较,能有效减小面积开销,提升单元电路综合性能,且不需考虑敏感节点之间的间距。测试电路用65 nm体硅CMOS工艺进行流片,辐照实验在中国原子能科学研究院抗辐射技术应用创新中心进行。实验结果表明,新型SRAM存储单元结构单粒子翻转线性能量转移阈值为15 MeV·cm2·mg-1,能够满足低轨道航天产品的应用需求。

随机静态存储器低能中子单粒子翻转效应

建立了中子单粒子翻转可视化分析方法，对不同特征尺寸（0．13～1．50μm）CMOS工艺商用随机静态存储器（SRAM）器件开展了反应堆中子单粒子翻转效应的实验研究，获得了SRAM器件的裂变谱中子单粒子翻转截面随特征尺寸变化的变化趋势。研究结果表明：SRAM器件的特征尺寸越小，其对低能中子导致的单粒子翻转的敏感性越高。

静态存储器同一字节多位翻转实验研究

对两种大容量静态存储器 (SRAM )HM62 812 8、HM 62 85 12进行了同一字节多位翻转 (SMU)实验研究。HI 13串列加速器提供的F、Cl及Br离子轰击样品时 ,采用网络控制的 6116 62 85 12全系列SRAM单粒子效应测试系统进行动态检测 ,得到了两种器件的单粒子翻转 (SEU )以及SMU的σ LET曲线 ,分析了LET值以及测试图形对截面的影响。

应用α源评估静态存储器的软错误

存储器的软错误直接关系到产品的可靠性，为比较3种器件的抗软错误能力，实验测量了3种静态存储器（SRAM）的单粒子翻转错误数，计算了单粒子翻转截面和失效率。从单粒子翻转截面角度讲，A166M器件抗α粒子的能力最好，其次为B166M，最差是B200M。从失效率的角度讲，B166M的平均失效率比B200M的小，且两者都比A166M的小。

星用大容量静态存储器多位翻转实验研究

给出典型大容量静态存储器(SRAM)的多位翻转实验研究 结果。用HI-13串列型静电加速器和兰州重离子加速器(HIRFL)加速的重离子轰击样品，用 一套基于 网络协议的高分辨率SRAM单粒子效应检测系统检测发生的多位翻转。实验结果表明多位翻转 可以由多种机制产生：在两种Hitachi SRAM中检测到的同一字节多位翻转(SMU)是由单个离 子产生的电荷被相邻敏感节点共享所致；当IDT71256中写入测试图形“00”时，其外围电路 中产生的单粒子瞬时脉冲(SET)引起多达8位的SMU；离子大角度掠射下，IDT71256中检测到 了同一事件多位翻转(SEMU)。同时预示了两种Hitachi大容量SRAM在地球同步轨道和两条太 阳同步轨道发生SMU的频度。

静态存储器单粒子翻转率预示的在轨验证

SRAM型FPGA配置区的单粒子翻转可能对系统的功能产生严重的影响,因此必须进行针对性的加固措施,而加固的重要依据之一是在轨翻转率结果。文章将地面获得的Hitachi 4Mb SRAM HI628512单粒子翻转率预示结果与搭载在极轨卫星SAC-C等上的飞行试验的结果进行了比较。分析表明基于国内地面试验数据和FOM方法预示的在轨翻转率与国外的在轨监测数据接近,多位翻转的试验结果也得到了在轨试验数据的验证。这些结果表明我国在单粒子翻转的模拟试验技术和在轨翻转率预示方面取得了相当的进展,可以为卫星电子系统抗辐射加固设计提供有力的保障。

65nm工艺双层三维静态存储器的软错误分析与评估

新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。

基于PD SOI工艺的8Kb抗辐照静态存储器

SOI工艺具有内在的抗辐照能力,因此被广泛地应用于航天、军事等高可靠领域。本文基于我国目前最先进的0.5μm的PD SOI工艺设计了8Kb的SRAM,并且采用体引出、环形栅等多种技术对其进行了抗辐射加固。模拟表明该SRAM的读写时间小于20ns,50MHz下平均功耗小于55.8mW。

静态存储器多比特翻转的概率失效模型

针对静态存储器出现的多比特翻转,提出了一种软错误失效模型.以"生日重合"理论作为多比特失效统计的基础,将常用加固方式纠错码和周期刷新作为分析条件得到累积错误和非累积错误的概率失效模型.前者为相同容量存储器的不同字长结构提供了失效概率的数值分析,并为实际测试结果提供了一个理论参考;后者量化了刷新周期的选取对于误码率改善程度.仿真结果显示90nm体硅工艺下,累积错误模型与低能量质子测试结果相符合;非累积错误模型分析的刷新周期略高于实际结果.

网络控制下静态存储器的动态检测系统

全面地论述了网络控制下静态存储器动态检测系统的软硬件原理与特色。系统的实时测试采用了基于国际标准的 TCP/ IP协议远程网络来控制 ;系统可测试多种类型的存储芯片 ,为了在实验中同时测试存储芯片的另一空间效应 -单粒子闭锁 。

提高静态存储器掉电保护可靠性的方法

工业控制计算机在电源启、停瞬间，数据总线、控制总线上的不稳定电位，可能破坏掉电保护ＲＡＭ区中的数据。本文介绍一种可有效地消除这类现象，适用于工业控制机及单板机系统的方法，以提高数据保护的可靠性。

基于单片机的大容量静态存储器接口设计

为解决采集系统中大量数据存储及数据传输问题,对数据采集系统中基于单片机大容量静态存储器的应用进行了刨析。闪速存储器采用Atmel公司的AT29C040,对系统的总体设计思想及闪速存储器的特点做了阐述。给出了基于8位单片机进行4 Mb高速存储器扩展的具体接口电路及其驱动程序。该系统具有在掉电情况下保存数据的功能,且具有存储数据容量大,体积小,功耗低,数据保存安全可靠等特点,适合于便携式流动性环境下的数据采集系统。

静态存储器的常用设计技术

介绍了微机应用系统中存储器体系设计中的存储器共享、不同总线宽度的处理、页面映射的设计、避免竞争干扰的设计等常用技术.

部分耗尽SOI静态存储器位线电路的研究

对部分耗尽SOICMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对“FirstCycle”效应进行了全面的研究。结果表明,“FirstCycle”效应对写操作影响较大;研究了位线电容负载对存储单元门管体电位的依赖。最后,给出了研究结果。

静态存储器中子单粒子翻转截面的预测模型

中子是近地空间和核爆的主要辐射源之一,中子二次反应诱发的单粒子效应极大地影响了电子元器件的可靠性。本文针对商用体硅工艺静态存储器(SRAM)单元提出了一种中子饱和翻转截面预测模型。通过一个电路级的仿真模型,对应于辐射作用距离的线性电荷沉积(LET)效应可以通过基于SPICE仿真曲线来表现,进而用来预测翻转截面。该方法简单有效,预测结果与130 nm体硅工艺的中子实验结果吻合。

TMS320C80与静态存储器的接口

本文简要地介绍了TMS320C80的外部存储器接口的功能和接口信号，讨论了TMS320C80通过传输控制器的存储器接口与外部静态存储器的接口方式、电路原理和设计方法，最后给出了设计实例。

双端口静态存储器测试方法研究

随着信息化和数字化技术的发展,双端口静态存储器在高速多处理器系统中广泛应用。其具有的高性能提高了存储器测试的复杂度,增加了测试时间。在保证测试覆盖率的情况下降低测试复杂度和测试时间是双端口静态存储器测试的关键。论文分析了双端口静态存储器的结构和功能,研究了双端口静态存储器的读写功能失效模式和仲裁控制模块功能失效模式,并提出了一种"同测"方法的测试算法设计,给出了基于V93000测试系统的实现方法,有效地减少了测试向量操作长度,提高了测试效率。

基于V93000的异步双端口静态存储器测试研究

随着计算机应用领域的不断发展,处理的信息量越来越多,对存储器的工作速度和容量要求也越来越高,异步双端口静态存储器在高速多处理系统中广泛应用。因此,研究异步双端口静态存储器测试具有十分重要意义。该文以IDT公司的IDT70V631S高速256K*18异步双端口静态存储器器件为例,介绍了异步双端口静态存储器的基本工作原理,阐述了基于V93000测试系统的MTP软件生成测试向量的方法,从而更高效、简便地对异步双端口静态存储器进行评价。

基于伪静态存储器的设计

伪静态（Pseudostatic）存储器的设计是用于直接替代静态随机存储器（SRAM），即使内部存储器的操作并非静态。商业化的两种伪静态存储器分别是伪静态随机存储器（PSRAM）及铁电随机存储器（F—RAM）。PSRAM针对慢速SRAM应用；当纯粹计算每个位的成本时具有竞争优势。F-RAM针对电池后备SRAM（即BBSRAM）应用，在系统成本及产品供应方面具有竞争力。F-RAM还有一个目标用途是用于非易失性数据获得，在这种应用中可以提供卓越的性能。本文将解释这两种伪静态存储器如何实现其功能及有助于简化系统设计人员的工作。