高级数据链路控制(HDLC)协议

高级数据链路控制,是一个在同步网上传输数据、面向位的数据链路层协议,它是由国际标准化组织(ISO)制订的。HDLC是面向位的,传输的数据以二进制数据组成,不存在任何特殊的控制代码,但帧中的信息包含了控制和响应命令。支持全双工传输,具有较高的吞吐率。HDLC适合于点对点和多点(多路播送或一对多)连接。HDLC的子集被用来向X.25、ISDN和帧中继网提供信令和控制数据链路。

基于ZYNQ的HDLC与同步半双工RS485的实现

为了实现飞行管理模块与舵机、助推器等之间的高速串行通信,设计了基于全可编程片上系统(ZYNQ)的高级数据链路控制(HDLC)协议控制器。ZYNQ内部可编程逻辑(PL)与处理器系统(PS)之间通过高级可扩展接口(AXI)总线进行数据交互,采用双先入先出队列(FIFO)进行数据缓存;PL使用Verilog语言开发了HDLC通讯协议的控制时序,PS完成循环冗余检验(CRC);开发了以ZYNQ为核心的同步半双工RS485总线接口原理图和印制电路板。实际应用效果表明:系统的通信速率可以达到4Mbit/s,工作稳定可靠,没有误码、丢帧等现象。

基于SDH的数据传送新协议研究

在简述基于SDH的数据传送协议的基础上,研究了几种主要的数据在SDH上传送技术的原理和优缺点,讨论了新型数据封装协议———通用组帧规程(GFP)的帧组成、分层结构及应用,研究了主要技术对Internet数据和IP电话分组的封装效率,并指出基于SDH的数据传送技术的有关结论和发展方向.

多光口SDH网元中DCC通道速率适配电路的设计与实现

采用现场可编程门阵列 (FPGA) ,设计了一种用于SDH传输系统中数据通信通道 (DCC)数据帧汇聚与速率适配的电路 .可以将具有不同时钟的 1 2个独立DCC通道中的HDLC数据帧进行提取、缓存并复接成一个时分复用的高速数据链路 ,交给MotorolaMPC860中的多通道通信控制器进行处理 .整个设计采用一片XILINX的xc2s2 0 0pq2 0 8完成 ,使用约 1 7万等效门 ,在HDLC最大帧长为 1kB的情况下 ,允许的多通道通信控制器与DCC通道时钟之间的时钟偏差大于 1 4%。

以太网桥接专用集成电路的实现

介绍了一种基于高级数据链路控制(HDL C)协议,实现以太网桥接的专用集成电路技术,介绍了该集成电路的系统组成和主要模块功能,着重讨论了高级数据链路控制(HDL C)协议的算法设计以及FIFO控制模块中双指针操作方式的技术实现。

基于FPGA的HDLC协议控制系统实现

基于Altera公司的可编程门阵列(FPGA),设计了一种基于并行机制的高级数据链路控制(HDLC)协议控制系统。该系统采用模块组合的设计方法,使系统的复杂功能由各个模块组合实现,这种分块处理使得设计层次清晰且易于修改。该系统有效利用FPGA的内部硬件资源,实现了并行的多通道的HDLC协议报文的生成和解析。

用单片机及PLD实现HDLC规程的数据传输

文章重点介绍了一种利用PLD电路和单片机技术实现HDLC规程数据传输的方法,描述了它的基本原理和实现方法。

基于NiosII的HDLC协议控制系统的实现

NiosII系统是Altera公司的SoPC解决方案,HDLC协议是通信领域中面向比特的高级数据链路控制规程。介绍了基于NiosII软核的HDLC通信协议的实现方法,并在协议实现的基础上,完成了对无人值守基站系统的监控与管理。基站端的功能由基于NiosII软核的SoPC完成,PC机作为监控中心完成对基站的远程监控与管理。本系统在保证双方可靠通信的前提下,最终实现PC主控机与基站之间实时、可靠的信息交互与监控管理功能。

多通道PCI总线DMA控制器的软硬件联合设计

对一种支持128个用户的PCI(Peripheral Component Interconnect)总线直接存储器访问控制器(DMAC:Direct Memory Access Controller)电路所采用的电路结构进行了分析,在任务级上对电路的功能进行了划分,并通过仿真得到了不同任务分别在采用嵌入式软件和硬件逻辑电路实现时的时间开销和硬件资源开销。在此基础上,采用面向软件的软硬件联合设计方法,以13.5万等效门实现了整个设计,并通过现场可编程门阵列(FPGA)在实际应用系统中进行了功能验证。

一种基于Zynq平台的协议转换设备设计

针对通信领域设备种类众多、接口类型复杂的问题,文章设计了一种简易的数据协议转换设备,支持以太网数据和同步低压差分信号(Low-Voltage Differential Signaling,LVDS)的全双工转换功能。硬件平台的核心是Zynq,主要功能由超高速集成电路硬件描述语言(Very-High-Speed Integrated Circuit Hardware Description Language,VHDL)逻辑软件实现,包括以太网数据收发、大容量数据缓存处理、高级数据链路控制(High-level Data Link Control,HDLC)封装、HDLC解封装以及参数控制等。实验表明,此设备具有较强的时效性,操作灵活、转换性能较高,在通信领域具有较高的实用价值。

基于FPGA的多通道HDLC收发电路设计

为满足某遥控遥测平台的特定要求,提出了一种基于FPGA的多通道HDLC收发电路的方案。在实验中,分别对发送和接收电路模块进行了分析,给出了在ModelSim SE 6.1环境下的仿真波形。考虑到单板的影响,在单板上进行回环测试,实验结果验证了设计的正确性和可靠性,目前该设计已经成功投入使用。

支持PCI总线的HDLC协议专用控制器设计

在地面卫星通讯中,为了满足上位机更快、更可靠的接收外部设备通信数据的要求,设计了一款支持外围部件互联(PCI,Peripheral Component Interconnect)总线的高级数据链路控制(High-level data link control,HDLC)协议专用控制器电路。详细描述了电路系统构成及具体模块的实现,并给出了仿真波形图。经仿真测试表明该电路可满足系统要求,同时PCI接口速率可达到132 Mbyte/s。

串行通信控制器Z85C30及其应用

本文以Z85C30芯片的应用为例 ,着重于HDLC通信的介绍 。

HDLC协议在阀基控制通信中的应用

提出了采用高级数据链路控制(HDLC)作为换流阀系统中控制主机与阀基控制单元(VCU)之间通信协议的应用方式。该换流阀系统为三级控制系统,在控制主机和VCU上采用现场可编程逻辑阵列(FPGA)实现了HDLC收发器模块,外接光电转换器,采用光纤通信。其中控制主机通过HDLC协议向VCU发送脉冲宽度调制(PWM)控制命令和定值参数等数据,VCU则通过HDLC协议向控制主机上传电流电压采样值和阀状态信息等数据。通过实际系统的运行测试,验证了HDLC协议在控制主机与VCU之间通信的可靠性、实时性,并使系统具有较高的数据吞吐能力和灵活的可扩展性。

天广直流控制保护通信通道的改造

通信系统作为天广直流系统一个重要组成部分,通信设备稳定运行、极控信息可靠传输是直流系统安全稳定运行的关键。在介绍天广直流通信系统的基础上,分析其投运后存在的问题和极控通信通道改造的必要性,认为天广直流系统的通信系统应及时从微波系统升级为光纤通信系统。对两次极控通信通道改造前后的通信可靠性分别进行了比较,同时着重分析了极控通道改造后对直流系统稳定运行的影响。

基于E1链路的HDLC成帧解帧处理电路

为了在E1链路上能够可靠稳定地传输以太网数据包,提出了一种基于E1链路的高级数据链路控制(HDLC)成帧解帧处理电路。该电路采用HDLC协议在系统发送部分对介质无关接口(MII)发送的以太网数据包进行封装,并通过广域网(WAN)接口发送出去;在系统接收部分再对WAN接口接收的数据进行解封装。仿真结果表明:在发送端以太网数据包通过MII进行发送的情况下,该电路在接收端可以成功恢复出初始的以太网数据帧。

机车控制与监视系统冗余控制方法

为解决机车控制系统冗余切换导致非操作端的显示屏出现失联状态的问题,提出整体冗余切换和部分冗余切换相结合的控制方法;分别检测主微机和辅微机自身的电源板卡、控制器局域网络(CAN)板卡和高级数据链路控制(HDLC)板卡是否为失效故障状态,是则进行整体冗余切换,将主系统整体冗余切换至辅系统;否则进入部分冗余切换,将失效板卡冗余切换至另一系统的对应板卡。在软件方面,针对数字量输入或输出类板卡、模拟量输入类板卡、频率量输入板卡,分别提出严格的冗余切换判定条件;在硬件方面,判断主辅2个系统中任一系统是否存在。研究表明:控制方法提高了硬件的冗余度和冗余切换的准确性,使切换无间隙,方法具有可操作性。

基于ARM的HDLC协议通信控制器设计与实现

笔者采用ST公司ARM处理器STM32F103RCT6处理器,通过软件方式实现了使用高级数据链路控制(HDLC)协议封装的雷达数据报文在异步串口、以太网、USB等多种接口之间的数据双向传输。该控制器的硬件成本低、接口丰富、使用灵活,能够满足民航空管系统雷达信号的通信需求。

支持多协议的可配置通信引擎设计

针对国内对于专用通信引擎的研究空缺,实现了一种支持多协议的可配置通信引擎设计,并以典型的数据链路层协议——高级数据链路控制(High 1evel Data Link Control,HDLC)协议的引擎块实现为例,采用System Verilog搭建仿真平台,通过C语言编写测试case,以回环验证的方式保证设计正确性。可配置引擎块以自研RSIC核为核心,采用AHB总线互连,内部集成HDLC、UART等通信协议以及DMA、TDM、GPIO等通用外设,实现通信协议的处理及数据传输,有助于解放处理器负载,提高数据处理效率,同时将HDLC与可配置通信引擎相结合,解决了多路信号的HDLC对处理器资源的占用率高等问题。