高阻硅衬底的高质量Ⅲ族氮化物外延及其研究

GaN器件因为特殊的2DEG(形成密度高达2×10^(13)cm^(-2))的高电子密度和高迁移率,在高频高压大功率微电子器件领域具有很大的应用前景。在本文的研究中,通过使用MOCVD(金属有机化学气相沉积系统)成功地在8英寸高阻硅衬底上外延生长出AlGaN/GaN HEMT薄膜材料,实验结果表明外延片光滑均匀无裂纹、翘曲度较低、结晶质量好、传导性佳,并且抗击穿能力强。

高阻硅基铝硅合金弹性膜MEMS相移器

级联式 MEMS相移器可通过悬浮于共平面波导之上的微机械可调电容的变化 ,来改变传输线的特性阻抗和相速 ,达到相移的目的 .文中讨论了 MEMS相移器特性对微机械电容和下拉电压的要求 ,并通过轻质量的铝硅合金弹性膜 ,获得了较低的下拉电压 .测试结果表明 ,相移器的下拉电压不大于 4 0 V,且当控制电压大于 10 V时 ,即有明显的相移 .该 MEMS相移器制备于电阻率大于 4 0 0 0 Ω· cm的高阻硅衬底上 ,获得了较好的传输特性 ,在整个测试频段 1～ 4 0 GHz,S2 1 均小于 3d B,并在 2 5 V时获得了大于 2 5°的相移量 .

基于高阻硅的毫米波IPD滤波器研究

5G通信迫切需要毫米波集成无源器件（Integrated Passive Device,IPD）,要求该类器件低成本、高性能。基于高阻硅（High Resistivity Silicon,HRS）工艺设计并加工了一款四阶交叉耦合毫米波微带滤波器,基于测试结果和有耗耦合矩阵理论反提取得到四阶滤波器谐振器的真实无载品质因素。进而对高阻硅基的毫米波工艺参数（例如,损耗角正切）进行修正,利用电磁仿真软件进行验证;分析了金属粗糙度对于滤波器损耗的影响。修正后的模型仿真结果和测试结果吻合较好,验证了修正后毫米波段高阻硅基参数的有效性,为芯片级毫米波无源器件的设计提供了支撑。

高阻硅中深能级与少子寿命的研究

本文测量了ｎ型高阻硅在９种不同浓度的金掺杂前后少子寿命的变化，以及两类不同电阻率的ｎ型高阻硅在７种不同辐照剂量的１ＭｅＶ高能电子辐照前后少子寿命的变化；测量了金掺杂和高能电子辐照在硅中引入的主要深能级；研究对比金掺杂和高能电子辐照对硅单晶性能的影响及其在提高电子器件开关速度方面的应用。

Si/SiO_2系统电荷对高阻硅基CPW传输损耗的影响

通过高频C-V测试得到实验制备的共平面波导(CPW)下方的Si/SiO2系统电荷主要表现为正电荷,其密度约为4.8×1010/cm2。三种不同衬底上50Ω共平面波导分别为直接制备于高阻硅上、高阻硅氧化层上、去除信号线与地线间的高阻硅氧化层上。20GHz时,测得上述三种CPW的微波传输损耗分别为-0.88dB、-2.50dB及-1.06dB,因此去除线间氧化层使得传输线损耗降低了1.44dB。此外还测试了高阻硅氧化层和除去线间氧化层的高阻硅氧化层上的两种CPW的传输损耗随外加偏压的变化。

系统集成中的高阻硅IPD技术

集成无源器件(IPD)技术可以将分立的无源器件集成在衬底内部,提高器件Q值及系统集成度。由于高阻硅衬底具有良好的射频特性,高阻硅IPD技术可以制备出Q值高达70以上的电感。高阻硅IPD基于薄膜技术具有高精度、高集成度等特点,可将无源器件特征尺寸缩小一个数量级。同时可利用成熟的硅工艺平台,便于批量生产降低成本。此外,高阻硅IPD技术可与硅通孔(TSV)技术兼容,可实现三维叠层封装。分析表明,高阻硅IPD技术在系统集成中具有广泛应用前景。

高阻硅基GaN晶片上MIS栅结构GaN HEMT射频器件研制

5G通信中3.4~3.6 GHz是主要使用频段。GaN射频器件由于高频、低功耗、高线性度等优势,满足5G通信应用需求。文中在高阻硅基GaN外延片上研制了AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor, HEMT),并分析了金属-绝缘层-半导体(Metal-Insulator-Semiconductor,MIS)栅对器件直流和射频特性的影响。研究发现:相比于肖特基栅结构,MIS栅结构器件栅极泄漏电流减少2~5个数量级,漏极驱动电流能力和跨导提高10%以上;频率为3.5 GHz时,增益从1.5 dB提升到4.0 dB,最大资用增益从5.2 dB提升到11.0 dB,电流增益截止频率为8.3 GHz,最高振荡频率为10.0 GHz。

基于MEMS高阻硅基底的X波段微带天线

对基于MEMS的高阻硅基底阵列式微带天线设计、制造及测试三部分内容进行了研究。此X波段阵列式微带天线以高阻硅为基底,采用背面刻蚀基底厚度一半的空气腔,使用侧馈的方式馈电,以二等功分器构成馈电网络。针对高阻硅脆性材料,天线加工采用深槽刻蚀、电镀、溅射、切割和封装。使用HFSS软件进一步分析刻蚀深度对天线驻波比、效率和损耗等电性能的影响,最终得出刻蚀深度应控制在221～224μm。对样品天线驻波比、增益和方向图进行测试,高阻硅基底阵列式微带天线样品测试驻波比为1.79,增益大于10 dB,测试结果满足设计和项目指标要求。

P型高阻硅单晶材料的寿命初探

高寿命、低补偿的P型高阻硅单晶是制作激光探测器的重要材料。寿命是P型高阻硅单晶材料的重要参数。作者选择了3组N型多晶硅原材料进行试验,其中每组2个样品,共为6个样品。在实验的基础上,分析了影响P型高阻硅单晶材料寿命的因素。研究结果表明,P型高阻硅单晶材料的寿命不仅取决于晶体的完整性和材料的纯度,而且还与原材料和成晶工艺有密切关系,同时作者提出了提高P型高阻硅单晶的寿命的几点建议。

进电方式对高阻半导体硅放电加工影响研究

进行了高阻半导体硅的放电铣削加工实验,通过检测脉冲放电电压和电流波形,对固定、旋转、随动三种进电方式下的加工情况进行了对比。结果表明:固定进电方式下,由于进电点会逐步生成不导电的钝化膜,接触电阻不断增大,回路中的总电阻不断增大,放电峰值电流逐步减小,最终导致无法加工;旋转进电方式下,由于进电电极与加工区域距离增大,导致放电回路中的体电阻不断增大,放电峰值电流也会逐步减小;随动进电方式下,放电回路中进电电极会不断刮除产生的钝化膜且极间距离维持不变,因此接触电阻和体电阻能保持始终稳定,放电加工稳定性较好。

基于高阻硅衬底的微波传输线和数字移相器

在高阻硅衬底上微波传输线以及工作在7.5～8.5GHz频带的四位数字移相器。测试表明,在高阻硅衬底上制备的50Ω微带线在5～15GHz频率范围内的插入损耗低于0.8dB/cm;在同样衬底上用混合集成技术制作的7.5～8.5GHz四位数字移相器的各状态插入损耗为(7.5±3)dB,回波损耗大于12dB,均方根(RMS)相位误差小于5°。具有良好的微波器件性能。

高阻硅掩膜选择性生长多孔硅阵列

介绍一种在低阻P型硅衬底上用氢离子注入技术形成局部高阻硅掩膜,用电化学腐蚀选择性生长多孔硅微阵列的工艺流程。结果证明,用高阻硅掩膜选择性生长多孔硅具有很好的掩蔽效果,生成的多孔硅阵列的有序性和完整性良好。

高阻半导体硅振动式深小孔放电加工研究

开展了高阻半导体硅深小孔放电加工试验研究,通过在工件硅上附加机械振动,研究振幅和频率对其放电穿孔加工效率的影响规律。试验表明:随着振幅的增大,加工效率先增加后降低;随着频率的增加,加工效率逐渐提高。原因在于随着振幅的增大,极间冷却排屑效果改善,短路率下降,火花放电机率升高;但当振幅大于放电间隙时,硅与工具电极会产生直接撞击,火花放电机率下降。随着振动频率的增大,脉冲利用率升高。最后,对电阻率为2.1Ω.cm的P型半导体硅进行放电穿孔加工,实现了直径为0.3mm、深径比为25.3的深小孔的加工,并加工了边长为0.9mm的正三角形小孔。

高阻p型硅大面积四象限探测器的研制

采用PIN结构,研制出高阻p型硅大面积四象限探测器。详细介绍了器件结构设计和制作工艺。对器件响应时间、象限串扰、暗电流和响应度等参数进行了计算与分析。实验结果表明,器件响应度达到0.45A/W(λ=1.06μm),暗电流小于50nA(Vr=135V),象限间串扰低于2.5%。

高阻硅衬底集总参数功分器设计

文章介绍了高阻硅衬底集成无源器件技术,分析了功分器等效集总参数模型,并设计了一款9.5-9.9GHz的高阻硅衬底集总参数Wilkinson功分器。基于ADS软件,可对功分器版图进行仿真优化设计。该款功分器尺寸<1×0.5mm2,插损<0.5d B、隔离度>20d B、回波损耗>20d B。由于采用高阻硅衬底集成无源器件技术,功分器尺寸小、性能优越,且具有批量生产优势,应用前景广泛。

衬底去边宽度对高阻厚层硅外延片参数的影响

硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO_(2)层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响。对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比。衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线。进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大。综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性。

低阻硅衬底上形成的低损耗共平面波导传输线

在厚膜多孔硅 (PS) /氧化多孔硅 (OPS)衬底上 ,结合聚酰亚胺涂层改善表面 ,研制低损耗、高性能射频 (RF) /微波 (MW)共平面波导CPW(CoplanarWaveguide) .通过在N和P型硅上形成不同厚度PS膜 ,并对其上的CPW进行分析比较 ,厚膜PS与石英的共面波导插入损耗非常接近 ,远小于在 2 0 0 0Ω·cm高阻硅上形成的多晶硅 -氧化硅组合衬底 :在 0 33GHz范围 ,插入损耗小于 5dB/ 1.2cm ;33 4 0GHz范围 ,小于 7.5dB/ 1.2cm .

高阻Si衬底对SiGe HBT高频性能的改善研究

选用电阻率高达1 000Ω·cm的硅衬底结构改善SiGe HBTs频率性能。介绍了器件的结构设计,根据衬底寄生参数模型分析了衬底阻抗影响器件高频性能的原理,计算出器件f_T和f_(max)随衬底电阻率变化的规律。测试结果表明,高电阻率衬底器件比n^+衬底器件的特征频率f_T提高了28%,而最高振荡频率f_(max)提高了47.7%;表明高电阻率衬底基本消除了SiGe HBT中大多数容性寄生网络;通过对器件的最小噪声系数的计算与测试分析,发现高阻Si衬底的引入使器件的噪声系数在低频时几乎不变,在高频时轻微增加。

L波段硅基多层堆叠MEMS耦合器

基于射频传输理论设计并制备了一款Si基多层堆叠微电子机械系统(MEMS)耦合器。该耦合器以高阻硅作为衬底材料,采用高精度三维MEMS加工工艺制备而成。利用电磁仿真软件进行了建模仿真,并经过金属图形化、硅基通孔(TSV)、晶圆减薄、晶圆键合等MEMS工艺完成器件制备。采用三层硅片进行堆叠,信号传输时,通过上下两层金属的层间距离对耦合度进行调整,相比常规的平面耦合具有更小的横向尺寸。同时,为了减小信号传输过程中的辐射效应,在信号线周围设计了接地通孔,实现对耦合器的全屏蔽,使其免受外部电磁场的影响。所制备的硅基多层堆叠MEMS耦合器的频带范围为0.75~1.25 GHz,性能指标良好,尺寸仅为5.5 mm×6.0 mm×1 mm,相比常规的平面耦合结构缩小了50%,相比多层印制电路板(PCB)结构缩小了20%。

降低高阻寺探测器漏流的方法研究

系统地分析了高寺探测器漏电流产生的机理及其主要的影响因素，并采用工艺实验的手段具体研究了一种有效降低探测器漏电流的方法－－保护环结构。样品测试结果表明，保护环结构使探测器的漏电流降低了０．５￣１个量级。