3nm以下技术代FinFET及围栅器件的发展与挑战

集成电路技术发展的数10年里,互补金属氧化物半导体(CMOS)按照摩尔定律微缩,从平面CMOS器件发展到鳍式场效晶体管(FinFET)器件。在FinFET发展的10年时间里,依靠新材料和新结构的发展,摩尔定律仍然持续向前发展,从22 nm技术代发展到当前的5 nm技术代,未来将在2022年量产3 nm技术代。但是,在3 nm以下,FinFET发展将面临物理极限与工艺难度挑战,将无法持续微缩,导致新的器件结构围栅(gate-all-around,GAA,也称环栅)出现,将成为量产技术的主流。总结了CMOS的发展历程,分析了FinFET无法继续微缩的物理、工艺限制,并系统总结了围栅纳米片(GAA NS(NanoSheet))器件在3 nm以下实际量产应用中所面临的挑战。

7nm半导体的制程技术分析

7 nm制程节点将是半导体厂推进摩尔定律(Moore’s Law)的下一重要关卡。半导体进入7 nm节点后,前段与后段制程皆将面临更严峻的挑战,半导体厂已加紧研发新的元件设计构架,以及金属导线等材料,兼顾尺寸、功耗及运算性能表现。

FinFET之后的集成电路制造工艺研究

芯片制造商已经在基于10 nm和/或7 nm Fin FET准备他们的下一代技术了,但我们仍然还不清楚FinFET还能坚持多长时间、用于高端设备的10 nm和7 nm节点还能延展多久以及接下来会如何。在5 nm、3 nm以及更小节点,半导体行业还面临着巨大的不确定性和许多难题。即使在今天,随着每个节点的工艺复杂度和成本的上升,传统的芯片尺寸缩减也在放缓。因此,能够负担先进节点芯片设计的客户越来越少。FinFET之后,集成电路将会怎么发展。