高性能及新颖性A/D转换器技术综述

集成模数转换技术是模拟集成电路中一个重要的分支。随着近几十年集成电路制造技术的飞速发展,集成A/D转换器的性能也在不断地提升。文章在总结归纳近期技术文献的基础上,概述了A/D转换器在高精度和高速度两个主要发展方向上的关键技术;介绍了采用新颖结构形式的A/D转换器,以及与先进设计工具及设计流程相关的技术。文章旨在给从事高性能A/D转换器设计的工程技术人员提供一个实用的技术参考点。

一种高速A/D转换器时域重构技术研究

A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该方法对于示波器采样速度要求比较高。文章提出一种高速A/D转换器时域重构技术,可以通过计算机数字信号处理方法来实现高速A/D转换器时间参数测试,同时避免对示波器采样速度的依赖。同时,在研究高速A/D转换器时域重构技术方法及其应用的基础上,通过了相关试验验证。

一种14位80 MS/s流水线型A/D转换器设计

基于SMIC 0.18μm CMOS工艺,设计了一种14位80 MS/s的流水线型A/D转换器(ADC)。为了降低ADC整体功耗,首级电路采用2.5 bit无采样保持(SHA-less)结构。进一步,基于套筒式共源-共栅结构提出了一种改进型运放,通过复制尾电流反馈技术和增益提高技术的应用提升了运放的速度和增益,且功耗较低。比较器仅采用动态锁存器以减小级间延迟。还采用了栅压自举开关降低开关导通电阻,提高采样网络带宽和线性度。芯片测试结果表明,在1.8 V电源电压、采样频率为80 MHz的条件下,输入信号频率分别为10 MHz和70 MHz时,ADC的动态参数性能相差不大。其中,输入信号频率为70 MHz时,信噪失真比(SNDR)为72.2 dB,无杂散动态范围(SFDR)为85.82 dB,有效位数(ENOB)为11.7 bit,品质因数(FoM)为0.38 pJ/(conv·step)。

高速A/D转换器的研究进展及发展趋势

介绍了高速高精度A/D转换器技术的发展情况、A/D转换器的关键指标和关键技术考虑;阐述了高速高精度A/D转换器的结构和工艺特点;讨论了高速高精度A/D转换器的发展趋势。

24位A/D转换器ADS1255及其应用

ADS1255是TI公司推出的微功耗、高精度、24位Δ-∑型模数转换器,其内部集成了输入模拟多路开关、输入缓冲器、可编程增益放大器、可编程数字滤波器.文中介绍了ADS1255的主要特点、工作原理、典型应用实例及应用程序,最后给出了ADS1255的一些使用要点及设计经验.

16位A/D转换器——AD976A及应用

介绍了 16位逐次逼近式 ADC—— AD976 A的功能概述和芯片各引脚的功能 ,讨论了包括模拟输入、失调和增益调整、与微机的接口、控制软件等与芯片应用相关的各个方面 ,给出了 AD976

逐次逼近A/D转换器综述

从逐次逼近A/D转换器(SA-A/D)的工作原理出发,分别对其核心模块D/A转换器和比较器进行了讨论。SA-A/D转换器中的D/A转换器可分为电压定标、电流定标和电荷定标三种,重点分析了三种目前应用较多的并行电容、分段电容和RC混合结构。SA-A/D转换器中的比较器可分为运放结构比较器和锁存(latch)比较器,实际常常使用这两种结构级联的高速高精度比较器,并配合失调校准技术,达到较高精度。最后,简要总结了SA-A/D转换器的研究现状,阐述了其在精度、速度和功耗三个方面的发展状况。

一种R-C-R组合式12位逐次逼近A/D转换器

采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90 nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3.3 V模拟电源电压和1.0 V数字电源电压下,测得微分非线性为0.78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10 kHz时,测得的有效位数为10.3,包括输出驱动在内,功耗不足10 mW.整个转换器的有源面积小于0.31 mm2,符合嵌入式片上系统的应用要求.

12位A/D转换器总剂量辐射效应的测试技术

介绍了一种在重离子和γ射线环境下，基于计算机控制的Ａ／Ｄ转换器特性动态测试技 术，并给出了高精度Ａ／Ｄ转换器ＡＤ５７４Ａ的总剂量辐射测试数据。结果表明，对主要转换码值 直流参数与线性度的测试完全适合于Ａ／Ｄ加固设计的评估；其性能价格比优于全速动态测试 技术．

一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关

分析了影响CMOS模拟开关性能的主要因素,针对10位100MHz采样频率A/D转换器对输入信号动态特性的要求,设计了一种适合在3.3V电源电压下工作的CMOS全差分自举开关采样电路。基于0.35μm标准CMOS数模混合工艺,在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示,其无杂散动态范围达到95dB,满足了A/D转换器采样保持电路对输入信号高动态范围的要求,也保证了电路的可靠性。

一种高性能的Σ-ΔA/D转换器的设计

提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的SigmaDeltaA/D转换器的设计方法。设计采用的是0.18μmCMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V。该转换器的采样时钟速率最高可以达到64MHz,过采样率可以配置为32、16两种方式,当过采样率为32时,可达到115dB的无杂散动态范围和95dB的信噪比,总功耗约为200mW。

用于过采样Σ-ΔA/D转换器的Σ-Δ调制器

分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。

高分辨率流水线A/D转换器采样电容优化研究

讨论了流水线A/D转换器的工作原理,定量分析了开关电容增益块中最重要的两个热噪声源:采样开关和放大器的热噪声。以此为基础,提出了使功耗最小化的采样电容选择方法,以及在简单模型下的取值。在对A/D转换器进行功耗优化时,分析结果对选择采样电容和每级分辨率具有指导意义。

A/D转换器参考电压的软件校正

为了消除参考电压波动对A/D转换结果的影响,研究了参考电压波动和温度效应对A/D转换器转换精度的影响机理及其校正方法。利用实验数据得到了参考电压变化和温度效应与转换精度的关系,结合误差理论,分析得出了基于复合校正系数的软件校正算法。实践证明:该算法补偿效果良好,可保证A/D转换的精度。

TMS320VC5402 DSP与串行AD73360 A/D转换器的接口设计

讨论了TI公司的数字信号处理器TMS320VC5402的多通道缓冲串口与串行A/D变换器AD73360的接口设计,详细阐述了两者的硬件接口和软件实现。

12位100MS/s流水线A/D转换器的参考电压缓冲器

分析了参考电压精度对流水线A/D转换器性能的影响,并通过Matlab建模仿真,得到了12位流水线A/D转换器对参考电压精度的要求,即参考电压精度要达到10位以上。提出了一种新型的参考电压缓冲器结构,通过增加两个静态比较器,有效地提高了缓冲器的精度。采用SMIC 0.35μm 3.3 V CMOS工艺,为一个12位100 MHz采样频率的流水线A/D转换器设计了电压值为1.65 V±0.5 V的参考电压输出缓冲器。Hspice后仿真结果显示,各个工艺角下,缓冲器可将干扰对1 V的差分输出的影响控制在0.35 mV以内。该缓冲器可以达到10位以上精度,能够满足12位100 MS/s流水线A/D转换器的设计要求。

过采样Σ-ΔA/D转换器

对过采样Σ－ΔＡ／Ｄ转换器作了全面的描述。介绍了Σ－ΔＡ／Ｄ转换器的工作原理，着重推导了转换器中调制器阶数、过采样比和精度的关系，指出了调制器稳定工作的条件。最后，以１８位Σ－ΔＡ／Ｄ转换器的调制器设计为例，详细阐述了Σ－Δ转换器的设计过程，并给出了实验结果。

高速A/D转换器测试采样技术研究

高速A/D转换器是电子器件中比较特殊而又关键的器件。关于高速A/D转换器的动态参数测试方法比较多,文章主要讨论相干采样与加窗采样在高速A/D转换器参数测试中的应用,两种方法各自的优缺点,以及应用中应该注意的问题。

10位逐次逼近型A/D转换器的芯片设计

介绍了一种10位、3M sample /s逐次逼近型A/D转换器的设计,描述了具有可变时钟电路结构的有效工作方式。该模数转换器在0.6μm 双多晶硅、双金属层CMOS工艺上实现,芯片总面积为3.2mm2。转换器采用单5V电源供电,功耗仅为35mW。

SAR A/D转换器中电容失配问题的分析

在逐次逼近型(SAR)A/D转换器的设计过程中,电容网络的匹配精度对A/D转换器系统精度有着至关重要的影响。详细推导了电容失配误差与A/D转换器精度的关系表达式,给出了严密的理论证明,为电路设计人员选择工艺、版图方式、电路结构和电容大小提供了有力的理论基础。此论证方式也适用于电阻网络等其他二进制加权网络的精度计算。