DSP联合CPLD外接AD7606和AD5344的方法与设计

TMS320F28335 DSP具有强大的控制及信号处理能力,能够实现复杂的控制算法,在数字电源、变频器等工业控制领域得到了广泛的应用。详细介绍了通过对DSP的XINTF接口地址线和数据线的分时复用,联合CPLD芯片实现DSP与AD7606、AD5344等外部设备连接,并将CPLD剩余IO引脚拓展给DSP使用的方法和设计,主要解决DSP资源有限而需外接多设备(如AD芯片、DA芯片、数字键盘、SD卡、LCD等)的问题,通过外拓CPLD极大地增强了DSP外接设备的能力、拓宽了DSP的使用范围。

基于CPLD的激光驾束制导信息场检测算法研究

激光驾束制导设备不易被干扰和命中精度高的优点使其被广泛使用,而激光驾束制导装备的关键技术是信息场的有效检测。传统的模拟电路检测方法存在装备体积大、一致性差、参数更改不便等缺点。基于此,提出了一种基于CPLD芯片的信息场检测算法,该算法有效提高了系统集成度,使参数变更和装备升级更加灵活。同时,通过MATLAB软件仿真及硬件设计共同实现了实验室实物仿真测试,与传统的模拟电路检测方法对比验证了所提算法的优越性。

基于CPLD/FPGA的出租车计费器

介绍了出租车计费器系统的组成及工作原理,简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。

基于CPLD的复杂脉冲产生器设计方法

复杂可编程逻辑器件(CPL D)的出现使一些复杂、繁琐的数字逻辑电路更加容易实现,并且随着CPL D集成度的提高,广大EDA设计师们越来越多地使用他去设计数字电路。通过利用复杂可编程逻辑器件CPL D和其软件开发平台Max+Plus 实现一变周期、变占空比的复杂脉冲产生器为例,证明了用CPL D设计复杂数字逻辑电路的便捷性。

CPLD通用板级测试验证系统设计与实现

本文从资源统筹、集约验证角度出发,根据CPLD的主流使用需求制定通用板级验证项目,提出一种通用板级测试验证系统的设计方法,从系统架构、硬件平台设计、软件平台设计等方面进行了研究,实现被测CPLD主要功能性能测试、测试结果自动判定、测试数据自动记录等功能,为国产CPLD的工程应用提供技术支持,也为其他类别国产元器件的板级测试验证工作提供设计参考。

提高CPLD芯片资源利用率措施

论述了如何利用电路设计技巧,有效提高可编程器件CPLD资源利用率的方法。研究时采用了精确小数分频器,用两个整数分频器K和m代替一个小数分频器N,使电路中使用的触发器个数大为减少。同时,给出了具体的应用例子。

基于CPLD/FPGA技术的数字系统设计

概要介绍在ALTERE公司研制的MAX+PLUSⅡCPLD软件开发系统上,进行数字系统设计的特点、方法。并列举了应用在系统编程的用户片,实现十字路口交通灯控制系统设计的过程。

基于CPLD控制的实用数据采集系统

本文用CPLD设计了A/D转换和数据存储的控制功能。

MPEG—2测试码流速率CPLD设置

文中阐述MPEG-2码流发送系统程序分频器的设计和实现。系统采用CD74HC4046A和CPLD7000S系列芯片,使用VHDL硬件描述语言编程实现,并已用于PCI总线MPEG—2码流发送卡。

基于CPLD的交换机电源时序研究

针对传统硬件延迟电路的设计复杂且容易受外界环境影响,难以满足高性能交换机中多模块多电源上电时序要求严格的问题,采用国产安路的可编程逻辑器件和Verilog语言的有限状态机设计对交换机中CPU、FPGA和交换芯片进行上电时序控制。利用Modelsim对延迟模块和上电时序进行仿真验证。结果表明,上电时序控制设计的延迟为毫秒级别,状态机12个状态实现快速跳转,满足上电时序要求,并可以修改代码调整上电时序,适用于服务器、交换机等网络设备。

基于CPLD的单片机扩展数据存储器的改进

在MCS96系列单片机的应用开发中,经常会遇到需要大容量的数据存储器的情况。一种段式管理的大容量数据存贮器扩展技术给出了解决办法,但是该技术的核心部分是采用子程序来实现,因而在应用于实时系统时受到了限制。本文针对这种段式管理的大容量数据存贮器扩展技术存在的缺点,提出了利用CPLD芯片与单片机综合的应用模式来实现原有扩展方法的改进,由于采用CPLD的硬件实现大大减少了数据存贮器寻址时间,从而使得段式管理的扩展技术能够应用于实时系统。

基于CPLD的线阵CCD光积分时间的自适应调节

在分析SONY公司的ILX5 33K型CCD驱动时序的基础上 ,设计了单片机控制下的光积分时间自适应调节系统 选用CPLD器件作为硬件设计载体 ,使用VHDL语言对驱动时序发生器进行了硬件描述 采用MAX +PLUSⅡ软件对所做的设计进行了功能仿真 ,并针对ALTERA公司的CPLD器件EP1K5 0进行了RTL级仿真及配置 系统测试表明 。

基于CPLD的磁致伸缩高精度时间测量系统设计

为了提高磁致伸缩位移传感器的测量精度,设计了一种基于CPLD的高精度时间测量系统,并应用于传感器的实际测量中。系统的主要处理电路更多地在CPLD内部集成,并在传统信号处理方法的基础上增加了感应脉冲信号处理电路,有效地消除二次回波,减少传感器在测量过程中受到的干扰,从而提高了传感器测量精度和可靠性。在系统设计上,充分发挥CPLD快速准确测量时间、编程方便灵活的优势,简化电路结构,提高了时间的测量精度,降低了成本,易于传感器的小型化和工程化。通过实验验证,时间测量的分辨率可达到20 ns,其对应的位移分辨率达到0.01 mm。和传统测量方法相比,系统的测量精度有了明显的提高,表明该系统可实现高精度时间测量,并能有效提高位移传感器的精度。

基于CPLD的可选输出CCD驱动时序设计

在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用MaxplusⅡ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.

基于DSP、CPLD和单片机的高速数据采集装置设计

为满足数据采集过程中对频率和分辨率等技术指标方面上的更高要求,设计了一种高速数据采集装置。该装置利用2片A/D芯片将输入的电压、电流模拟信号转换为数字信号,送往复杂可编程逻辑器件(CPLD),并利用2组RAM进行实时存储数据。CPLD产生A/D芯片的控制时序,以及2组RAM的读写控制时序;数字信号处理芯片(DSP)输出控制A/D转换的原始信号,并通过CPLD读写RAM中的采样数据,然后传送给单片机,最后利用单片机的USB接口将采集数据传送给PC机。分析了高速DSP的引导装载过程,并利用单片机实现了DSP程序的引导装载功能。通过在模拟雷击实验和继电器实验中的应用,表明该装置能够提供高速的数据采集和数据传送功能,性能可靠。

CPLD在断路器在线监测数据采集系统中的应用研究

介绍了断路器在线监测数据采集系统的功能特点及硬件构成,分析了采用大规模可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)实现系统的功能扩展和逻辑控制的优势,详细论述了如何利用CPLD实现CPU外围器件片选、I/O和通信功能扩展、大容量存储器的扩展。逻辑仿真及硬件调试结果表明,CPLD能很好地实现系统的逻辑功能,采集系统逻辑设计合理可行,该器件的应用既简化了电路的设计,又提高了系统的可靠性。基于CPLD+CPU模式的系统结构必将在电力设备在线监测领域获得广泛的应用。

基于CPLD的CCD通用驱动电路设计方法

建立CCD通用测试平台有助于系统研究各类CCD器件的辐射效应及损伤机理。探讨了一种基于CPLD的线阵CCD通用驱动电路设计方法与实现途径。利用MAX-PLUSII开发系统,选用MAX7000S系列CPLD芯片,设计实现了核心驱动主控制器,用于读取外部存储器驱动文件,设置相关参数寄存器,并产生符合参数要求的驱动时序脉冲。在此方法的基础上,完成了基本驱动模块电路的设计。基本驱动模块电路输出波形的测试结果表明,这种设计方法是完全可行的。

DSP+CPLD实现CPS-SPWM下的单相多电平脉冲

载波相移调制SPWM(CPS-SPWM)技术是多重化和正弦波脉宽调制(SPWM)技术的有机结合。针对在CPS-SPWM调制下,单片DSP计数器和PWM输出口的局限,设计了一种DSP+CPLD的系统,实现了单相7电平和9电平脉冲输出。实验表明:用DSP+CPLD构成的系统突破了目前单片MCU的限制,使得CPS-SPWM技术在大功率装置上应用更加灵活、实用。

基于DSP和CPLD的激光雷达图像采集和显示集成系统

介绍了一种以DSP和CPLD为核心的激光雷达图像采集系统,阐述了系统工作原理、系统结构和软硬件设计。系统以TMS320VC5402DSP芯片作为系统控制和图像处理的核心,通过双口RAM接收激光雷达图像数据,用CPLD根据场、行、列、写雷达图像4个同步输入信号生成双口RAM的地址信号实现图像存储,原始图像和处理后图像显示在彩色TFT液晶屏上。此外,系统还可通过USB接口与PC机通信实现图像的存储和回显功能。该系统为激光距离成像雷达以及距离图像的研究提供了一种有效的分析和测试工具。

基于CPLD的弹载高速存储测试系统关键技术研究

针对弹载高速存储测试的要求,采用CPLD作为控制核心,设计了高速存储测试系统。重点介绍为满足高速采样要求的控制模块、AD模块、存储模块的设计,提出了用CPLD内部丰富的逻辑单元实现UART的功能完成测试数据上传。经过系统仿真,验证了该系统可以完成对模拟信号的高速采样、存储及数据上传功能。