基于QPSO的震动传感器片上相位补偿器设计方法

震动传感器的系统相位非一致性会对地震波到时时差提取产生很大的误差,严重影响震源定位精度;针对这一问题,提出了一种基于量子粒子群优化算法(QPSO)的震动传感器片上相位补偿器设计方法;首先对震动传感器进行相位标定,获得传感器与参考传感器的相位差;其次设计基于QPSO算法的相位补偿滤波器对相位差进行修正,使其无限趋近于0;最后,将相位补偿滤波器封装成FPGA软核部署于FPGA上,完成对震动传感器的相位片上实时补偿;为了验证该方法的性能,将相位补偿滤波器部署于自研的多通道震动信号采集系统上,对8个相同型号震动传感器进行相位一致性校准;试验结果表明,在震动传感器频响范围内,该方法可以将2.5°内的传感器相位差实时修正至0.004 4°以下,实现了震动传感器阵列的相位一致性实时校准;该成果在地下浅层震源定位领域具有较强的应用价值。

基于FPGA的DDS信号发生器的设计与实现

针对专用DDS芯片功能单一的缺点,提出了基于FPGA的DDS信号发生器的设计方案。利用Xilinx公司的ISE完成了系统核心部分数控振荡器的设计,其中波形存储器通过调用IP核实现,方便且集成度高。通过功能模块仿真与最终完整电路测试,表明基于FPGA的DDS信号发生器稳定度高,分辨率高以及转换速度快,而且能够输出任意波形的信号。由于FPGA实现软核处理器,因此可以方便地对DDS进行修改与优化,具有无与伦比的灵活性。

压力传感器动态误差修正方法的FPGA实现

为了实时修正由于压力传感器动态特性引起的动态误差,提出了一种基于IIR数字补偿滤波器的FPGA实现方案。该方案首先依据压力传感器动态标定时的输入和输出数据利用改进的最小二乘算法建立全面描述传感器系统的数学模型,继而运用零极点配置方法重新配置模型零极点得到最优IIR补偿器模型及参数,其次在保证补偿器性能无失真或失真很小的基础上使用MATLAB工具量化补偿器模型参数,最后在以FPGA为控制核心的数据采集及存储系统的基础上应用量化的IIR补偿器模型参数设计了IIR补偿器软核,从而实现传感器动态误差的实时修正。实验结果表明:该方案能够实时有效地修正传感器动态误差。

基于FPGA软核的爆炸场压力测试系统设计与实现

针对爆炸场环境的压力测试,基于FPGA软核设计了爆炸场压力测试系统。FPGA通过调用多个软核模块,控制爆炸压力测试。软核参数是可配置的,调用并修改这些可移植软核,可快速完成系统的设计。相比常规测试系统,该压力测试系统具有引用方便、可移植性好、电路复用性强等特点。实验室环境下,系统测试准确。并在爆炸场试验中获得了有效数据,试验结果表明,该系统具有很好的可靠性。

一种FPGA的嵌入式可重构机器人控制系统

提出一种基于FPGA的可重构嵌入式微处理器控制系统.在FPGA中嵌入两个NiosⅡ软核,用VHDL语言编写用户自定义组件.在一个由NiosⅡ软核组成的处理器上实现PWM信号生成、编码器信号处理以及多电机同步伺服运算等,在另一个处理器实现机器人任务管理.该控制系统针对微小型爬壁机器人的控制系统设计,不仅具有良好的实时多任务处理能力,而且具有可重构的特点,因而可应用于一类微小型机器人控制系统以提高其设计的灵活性.

基于FPGA和CAN控制器软核的CAN总线发送系统的设计与实现

基于FPGA嵌入式片上系统可编程技术,采用现有的CAN总线控制器软核模块,设计了软核控制程序,将由CAN控制器软核及其控制程序组成的CAN发送软件嵌入在FPGA内部,开发了CAN总线通信系统,实现了对CAN总线数字量的发送;经过软件仿真验证、静态时序分析和硬件系统测试,仿真和测试结果表明,该系统设计合理,方案可行,时序正确,功能、性能满足要求;系统将硬件软件化,有效的减少了外围芯片的数量,降低了系统的体积和功耗,提高了产品的集成度、通用性和可靠性,具有良好的实用价值和推广前景。

基于FPGA的PROFIBUS-DP从站IP软核的设计

提出一种用FPGA实现现场总线PROFIBUS-DP从站软IP核的设计方案。IP核为单个FPGA上实现一个完整的系统(SoPC)提供极大便利。通过IP核进行模块化设计,采用FPGA直接搭建IP核实现PROFIBUS-DP从站接口SPC3集成芯片的功能。通过实际应用验证了方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源。

基于FPGA的CAN控制器软核的设计与实现

本文参照CAN2.0总线协议设计了一个CAN控制器软核。具体设计采用TOP-DOWN方式,上层采用模块化设计,最底层模块以Verilog语言编写而成。测试了软核在Xilinx公司和Altera公司部分FPGA上的资源利用和性能情况。此外,基于SOPC技术将处理器软核和CAN控制器软核集成在单片FPGA中,构建了一种新型的CAN总线系统,并在该系统中完成了对控制器软核的测试验证。

基于FPGA的便携式课外实验仪设计与实现

常用的信号源与示波器存在体积大、成本高、携带不便等问题,难以满足学生的课外实验所需。为了丰富学生的第二课堂,提高学生的动手实践能力,设计了一种基于FPGA的便携式课外实验仪。该实验仪具有信号源与示波器的功能,信号源可以产生正弦波、三角波和方波。经过实验测试表明,该设计成本低,可靠性强,参数精度高,方便实用,能够满足学生课外实验所需。

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。

基于FPGA软核的高速数据采集系统设计

为解决不同性能指标数据采集系统开发时间较长的问题,提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法。系统以Xilinx公司的FPGA为例设计软核,使用VHDL语言对软核进行模块化设计。介绍了数据采集系统的硬件电路、USB固件程序、USB驱动程序以及LabVIEW上位机的设计。该数据采集系统结构可移植性强,有利于缩短同类型系统设计研发周期。

基于FPGA/SOPC-NiosⅡ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核NiosⅡ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1 Hz～100 MHz周期信号的精度为8×10^(-6)的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法.

基于FPGA和NIOS的惯导组件测试系统研究

针对惯导组件产品测试中多种信号输出的测量需求,设计了一种基于FPGA和NIOS II软核的双模式惯导组件数据采集系统。该系统以FPGA和USB CY7C68013芯片为核心,实现对4个惯导组件输出的48路脉冲进行频率计数和对8个惯导组件输出8路串口数据的接收,最后通过USB芯片将采集得到的数据上传至测控计算机,并由计算机进行保存、处理和显示。该设计降低了采集电路复杂度,提高了产品测试效率和采集系统的可靠性、稳定性。

基于FPGA嵌入式的多比特自相关器设计

该设计利用FPGA的嵌入式软核NiosⅡ处理器,通过嵌入式操作系统μC/OS-Ⅱ,实现了在FPGA内的自相关计算器;利用FPGA强大的并行运算功能和自带存储器实现的"乒乓"RAM,通过软核NiosⅡ输出控制字实时切换调用两个"乒乓"RAM的存储和读取功能,使之同时完成对采集数据的缓冲存储和向乘法器提供计算数据的功能,使芯片的整个数字处理链路连续化。另外,采用多比特进行自相关运算较之于现在天文台使用的1 b量化自相关器,能有效地提高SNR退化比。

基于FPGA的电泳式电子纸驱动芯片设计

为了克服专用驱动芯片成本居高不下及软件驱动方式占用大量处理器资源的缺点,在分析主流的电泳式电子纸驱动设计方法的基础上,针对电泳式电子纸的显示特性及接口规范,提出了基于FPGA及IP软核整合的通用驱动解决方案,开发出可以适应多种主控接口及多种电泳式电子纸接口的驱动芯片,并利用VerilogHDL编程以硬逻辑部署方式实现了波形表的设计。仿真及实验结果验证了设计的正确性,驱动芯片性能优异,成本低,兼容性好。

基于FPGA的惯组电源板检测系统设计

传统的电参数测试系统多使用两种芯片共同完成工作,电路复杂而且精度不高,本文设计了一个惯组电源板综合检测系统。测试内容包括:七路直流电压;交流信号的电压,频率与相位;正弦波信号的频率,电压与失真度;方波信号的高低电平电压,频率与占空比。本系统利用FPGA(EP3C10E144C8)配合NIOSII软核以及必要的外部电路完成设计,利用AD芯片及相关外部电路完成电压的测试,利用FFT运算对待测信号完成失真度的测试,利用测周法对待测信号进行计数,通过计数值计算出待测参数,完成频率,相位,占空比的测试,通过实验和仿真,实验结果表明本系统测试的参数能够达到要求的1%精度。解决了传统方法精度不高,电路复杂的问题。

基于FPGA的PROFIBUS-DP从站IP软核的设计

介绍了一种基于FPGA内部软IP核实现通信中对现场总线PROFIBUS-DP从站设计方案。IP核的出现为单个FPGA上实现一个完整的系统(SoPC)的设计提供极大便利,利用IP核,设计者通过模块化设计,轻松快速地实现系统复杂的功能。采用了FPGA直接搭建IP核实现了以往的SPC3集成芯片的功能。通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,极大地节约了硬件资源。

基于FPGA的电火花加工脉冲电源设计

为更好地满足电火花的加工要求,提出一种基于FPGA的电火花加工脉冲电源的实现。研究电火花加工脉冲电源的工作原理,脉冲电源的核心部件高频脉冲发生器采用IP软核实现,其输出信号的脉宽和脉间精细可调,能与上位机有效通信。该方法的有效性通过仿真和电路测试得到验证。

基于FPGA的智能家居控制系统设计

随着物联网技术的发展,人们越来越钟情于智能家居,对家的期望越来越高。设计了一种基于FPGA的智能家居控制系统,该系统优点在于整个系统能够快速的运行,并且同时执行多个任务,能够处理更加复杂的逻辑,实现更加复杂的功能。该系统以采集温度、光照度等信息为例,实现环境温度、光强的实时监测,并且能够自动根据采集到的环境信息,智能地进行家居控制,为用户提供全新物联网智能家居生活体验。

基于FPGA的嵌入式ASIP软核设计与实现

采用ASIP+FPGA模式设计了一款嵌入式微处理器软核,以该软核为例从体系结构和指令集设计两方面对ASIP+FPGA模式微处理器软核的设计进行了分析和验证,最后通过与传统微处理器对比验证了该设计模式的优势:指令针对性强,执行效率高;易于扩展,适应性强。