期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
用于10Mb/s和100Mb/s以太网的时钟数据恢复电路
被引量:
2
1
作者
汪若鹏
李曙光
郑增钰
《微电子学》
CAS
CSCD
北大核心
2002年第4期308-311,共4页
设计了一个用于 1 0 Mb/ s和 1 0 0 Mb/ s以太网的时钟数据恢复电路 ,采用双环路结构 ,增加了系统的稳定性。电路各组成部分的设计进一步增强了锁相环工作的稳定性。电路行为级仿真采用 Mentor的 ADMS,电路级设计采用 Chartered0 .2 5 μm
关键词
以太同
100
BASE-T
锁相环
mlt3编码
双环路
时钟数据恢复电路
收发器
下载PDF
职称材料
题名
用于10Mb/s和100Mb/s以太网的时钟数据恢复电路
被引量:
2
1
作者
汪若鹏
李曙光
郑增钰
机构
复旦大学专用集成电路与系统国家重点实验室
出处
《微电子学》
CAS
CSCD
北大核心
2002年第4期308-311,共4页
文摘
设计了一个用于 1 0 Mb/ s和 1 0 0 Mb/ s以太网的时钟数据恢复电路 ,采用双环路结构 ,增加了系统的稳定性。电路各组成部分的设计进一步增强了锁相环工作的稳定性。电路行为级仿真采用 Mentor的 ADMS,电路级设计采用 Chartered0 .2 5 μm
关键词
以太同
100
BASE-T
锁相环
mlt3编码
双环路
时钟数据恢复电路
收发器
Keywords
Ethernet
100 Base T
Phase locked loop
mlt
3
encode
Double loop
Clock and data recovery circuit
Transceiver
分类号
TN431.2 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
用于10Mb/s和100Mb/s以太网的时钟数据恢复电路
汪若鹏
李曙光
郑增钰
《微电子学》
CAS
CSCD
北大核心
2002
2
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部