期刊文献+

二次检索

题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到15篇文章
< 1 >
每页显示 20 50 100
基于超谐波注入锁定的低相噪QVCO的设计 被引量:2
1
作者 许亚兰 江金光 刘江华 《半导体技术》 CAS CSCD 北大核心 2015年第3期182-187,204,共7页
对基于注入锁定的正交压控振荡器(QVCO)电路进行了研究和分析,设计了一个低相位噪声、低相位误差的QVCO电路,该电路由两个电感电容压控振荡器(LC VCO)在正交相位进行超谐波耦合,通过一个频率倍增器在交叉耦合对的共模信号点注入同步信... 对基于注入锁定的正交压控振荡器(QVCO)电路进行了研究和分析,设计了一个低相位噪声、低相位误差的QVCO电路,该电路由两个电感电容压控振荡器(LC VCO)在正交相位进行超谐波耦合,通过一个频率倍增器在交叉耦合对的共模信号点注入同步信号。通过对相位误差公式的推导,提出了降低相位误差的方法,由于该电路在共模点采用二倍频取样,抑制了尾电流的闪烁噪声,降低了相位噪声。电路基于TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现,测试结果表明,当谐振频率从4.5 GHz调谐到4.9 GHz时,在电源电压为1.8 V时,电路消耗功率为13 m W,1 MHz频偏处的单边带(SSB)相位噪声为-129.95 d Bc/Hz,与传统的QVCO相比,噪声性能得到了改善。 展开更多
关键词 正交压控振荡器(qvco) 注入锁定 倍频器 相位误差 相位噪声
下载PDF
一种新型低相位噪声低功耗Colpitts QVCO设计 被引量:1
2
作者 李相敏 贾亮 康壮 《半导体技术》 CAS CSCD 北大核心 2016年第9期664-668,共5页
设计了一种新型的低相位噪声低功耗Colpitts正交压控振荡器(QVCO)。此QVCO采用电流开关技术降低相位噪声,采用跨导增强技术改善核心电路的起振条件,并基于器件重用技术实现电路的反向注入锁定。提出的Colpitts QVCO比交叉耦合LC VCO... 设计了一种新型的低相位噪声低功耗Colpitts正交压控振荡器(QVCO)。此QVCO采用电流开关技术降低相位噪声,采用跨导增强技术改善核心电路的起振条件,并基于器件重用技术实现电路的反向注入锁定。提出的Colpitts QVCO比交叉耦合LC VCO的相位噪声更低,并且比传统QVCO的相位噪声、正交相位精度以及调谐范围的性能更优。最终基于0.18μm CMOS工艺流片实现的Colpitts QVCO在1.5 V工作电压下,功耗为0.9 m W,振荡频率为4.8-5.6 GHz,调谐范围高达15.4%,在中心振荡频率5.2 GHz处的相位噪声为-115.8 d Bc/Hz@1 MHz,正交相位误差为0.3°,此QVCO的芯片面积为0.5 mm×1 mm。 展开更多
关键词 Colpitts正交压控振荡器(qvco) 低功耗 低相位噪声 电流开关 跨导增强
下载PDF
2.4GHz低相位误差低相位噪声CMOS QVCO设计 被引量:1
3
作者 高慧 吕志强 来逢昌 《半导体技术》 CAS CSCD 北大核心 2007年第11期988-991,共4页
提出了一种新型的适用于锁相环频率合成器的正交压控振荡器(QVCO)结构,分析了QVCO的工作原理及其相位噪声性能。ADS仿真结果表明,电路工作在2.4 GHz、偏离中心频率600 kHz的情况下相位噪声为-115.4 dBc/Hz,在1.8 V电源下功耗仅为2.9 mW... 提出了一种新型的适用于锁相环频率合成器的正交压控振荡器(QVCO)结构,分析了QVCO的工作原理及其相位噪声性能。ADS仿真结果表明,电路工作在2.4 GHz、偏离中心频率600 kHz的情况下相位噪声为-115.4 dBc/Hz,在1.8 V电源下功耗仅为2.9 mW,输出信号的相位误差小于0.19°。结果还表明相对于目前流行的QVCO结构,提出的结构实现了低相位误差、低功耗、高FoM值。 展开更多
关键词 正交压控振荡器 相位噪声 相位误差 品质因数
下载PDF
基于HBT工艺的高功率低相位噪声QVCO
4
作者 曹军 蔡运城 +2 位作者 赵君鹏 吴凯翔 高海军 《微电子学》 CAS 北大核心 2020年第1期95-100,共6页
基于Sanan 2μm GaAs HBT工艺,提出了一种差分Colpitts结构的高功率低相位噪声正交压控振荡器(QVCO)。该QVCO采用四只环形连接的二极管,通过二次谐波反相作用,迫使压控振荡器基波正交。该QVCO比传统串并联晶体管耦合电路具有更高的输出... 基于Sanan 2μm GaAs HBT工艺,提出了一种差分Colpitts结构的高功率低相位噪声正交压控振荡器(QVCO)。该QVCO采用四只环形连接的二极管,通过二次谐波反相作用,迫使压控振荡器基波正交。该QVCO比传统串并联晶体管耦合电路具有更高的输出功率和更低的相位噪声。仿真结果表明,该QVCO的调谐范围为12.98~14.05 GHz。振荡频率为13.51 GHz时,输出信号功率为12.557 dBm。相位噪声为-117.795 dBc/Hz@1 MHz。 展开更多
关键词 异质结双极晶体管 正交压控振荡器 高功率 低相位噪声
下载PDF
High performance QVCO design with series coupling in CMOS technology
5
作者 蔡力 黄鲁 +2 位作者 应雨桐 傅忠谦 王卫东 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第11期88-93,共6页
A high performance quadrature voltage-controlled oscillator (QVCO) is presented. It has been fabricated in SMIC 0.18 μm CMOS technology with top thick metal. The proposed QVCO employed cascade serial coupling for i... A high performance quadrature voltage-controlled oscillator (QVCO) is presented. It has been fabricated in SMIC 0.18 μm CMOS technology with top thick metal. The proposed QVCO employed cascade serial coupling for in phase and quadrature phase signal generation. Source degeneration capacitance is added to the NMOS differential pair to suppress their flicker noise from up-conversion to close in phase noise. A dedicated low noise and high power supply rejection low drop out regulator is used to supply this QVCO. The measured phase noise of the proposed QVCO achieves phase noise of-123.3 dBc/Hz at an offset frequency of 1 MHz from the carrier of 4.78 GHz, while the QVCO core circuit and LDO draw 6 mA from a 1.8 V supply. The QVCO can operate from 4.09 to 4.87 GHz (17.5%). Measured tuning gain of the QVCO (Kvco) spans from 44.5 to 66.7 MHz/V. The chip area excluding the pads and ESD protection circuit is 0.41 mm2. 展开更多
关键词 qvco CMOS 1/f noise phase noise series coupling
原文传递
Wide band low phase noise QVCO based on superharmonic injection locking
6
作者 许亚兰 江金光 刘江华 《Journal of Semiconductors》 EI CAS CSCD 2016年第1期92-98,共7页
A wide band, injection-coupled LC quadrature voltage control oscillator is presented. In the proposed circuit, two oscillators are injection locked by coupling their second-order harmonics in anti-phase, forcing the o... A wide band, injection-coupled LC quadrature voltage control oscillator is presented. In the proposed circuit, two oscillators are injection locked by coupling their second-order harmonics in anti-phase, forcing the outputs of two oscillators into a quadrature phase state. As the common-mode point sampling the second har- monic frequency, flicker noise of the tail current is suppressed, the phase noise is reduced .The proposed design accomplishes a wide tuning frequency range by a combination of using a 5-bit switch capacitor array (SCA) for discrete tuning in addition to linearly varying AMOS varactors for continuous tuning. The proposed design has been fabricated and verified in a 0.18/zm TSMC CMOS technology process. The measurement indicates that the quadrature voltage controlled oscillator has a 41.7% tuning range from 3.53 to 5.39 GHz. The measured phase noise is 127.98 dBc/Hz at 1 MHz offset at a 1.8 V supply voltage with a power consumption of 12 mW at a carrier frequency of 4.85 GHz. 展开更多
关键词 qvco injection locking switch capacitor array (SCA) phase noise WIDEBAND
原文传递
A uniform phase noise QVCO with a feedback current source
7
作者 周春元 张雷 钱鹤 《Journal of Semiconductors》 EI CAS CSCD 2012年第7期69-73,共5页
A novel integrated quadrature voltage controlled oscillator (QVCO) with a feedback current source is presented in this paper. Benefiting from the current adjusting function of the feedback current source, the propos... A novel integrated quadrature voltage controlled oscillator (QVCO) with a feedback current source is presented in this paper. Benefiting from the current adjusting function of the feedback current source, the proposed QVCO exhibits a uniform phase noise over the entire tuning range. This QVCO is implemented in 65-nm CMOS technology. The measurement results show that it draws less than 3-mA average current from a 1.2-V supply and the phase noise is less than -110 dBc/Hz @IMHz offset over the entire tuning range. The fluctuation of phase noise @IMHz offset from the center frequency of 2.84-GHz to 3.27-GHz is less than 1 dBc/Hz, which validates the correctness of the proposed current source feedback technique. 展开更多
关键词 qvco uniform phase noise current source feedback CMOS
原文传递
标准数字CMOS工艺正交压控振荡器设计 被引量:1
8
作者 潘达杉 黄金明 +1 位作者 冯勇 闵昊 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2015年第8期94-99,共6页
正交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字CMOS工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦... 正交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字CMOS工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦合的正交压控振荡器,实现中心频率16.12GHz,频率调节范围为10%,1M频偏处的相位噪声为-112dBc,相位误差小于0.39°. 展开更多
关键词 qvco PHASE noise CMOS工艺
下载PDF
低功耗低噪声正交压控振荡器设计 被引量:2
9
作者 袁徐亮 程知群 孙晓伟 《微细加工技术》 EI 2006年第4期39-42,共4页
设计了一种用于WLAN 802.11 n收发机频率合成器的新颖低功耗、低相位噪声正交输出LC电压控制振荡器(QVCO)。电路设计中使用了Cadence IC5.033和ADS2004软件以及TSMC0.18μm CMOS工艺模型库,电路依靠并联的耦合支路相互作用使两个独立压... 设计了一种用于WLAN 802.11 n收发机频率合成器的新颖低功耗、低相位噪声正交输出LC电压控制振荡器(QVCO)。电路设计中使用了Cadence IC5.033和ADS2004软件以及TSMC0.18μm CMOS工艺模型库,电路依靠并联的耦合支路相互作用使两个独立压控振荡器输出相位成正交,采用PMOS并联耦合支路和开关控制偏置两种新技术降低了VCO的相位噪声,其仿真结果为1 MHz频偏处-128.6 dBc/Hz和10 kHz频偏处-84 dBc/Hz。采用数字电容阵列提高了QVCO的频率调谐范围,QVCO的频率范围仿真结果为3.1 GHz^4.1 GHz。QVCO的电源电压为1.8 V,功耗17 mW。实现了低功耗正交输出压控振荡器,同时通过新颖的电路设计技术改善了相位噪声,改变了正交输出LC压控振荡器高噪声的传统观念,为今后在正交输出LC压控振荡器的设计提供了一些参考。 展开更多
关键词 正交相位输出压控振荡器 CMOS 并联耦合支路 相位噪声 低功耗
下载PDF
正交相位输出压控振荡器的低相位噪声优化设计 被引量:2
10
作者 祁楠 李国林 《电子技术应用》 北大核心 2008年第8期65-68,共4页
分析了负阻结构 LC 压控振荡器各组成部分对相位噪声的贡献途径及优化方法;介绍了利用两独立 VCO 核心输出正交相位信号的原理及其相位噪声优化方法;利用所得结论设计出工作于 ISM波段2.4GHz 的 QVCO,相位噪声在100kHz、1MHz 和3MHz 频... 分析了负阻结构 LC 压控振荡器各组成部分对相位噪声的贡献途径及优化方法;介绍了利用两独立 VCO 核心输出正交相位信号的原理及其相位噪声优化方法;利用所得结论设计出工作于 ISM波段2.4GHz 的 QVCO,相位噪声在100kHz、1MHz 和3MHz 频偏处分别达到-103.3、-121.1和-125.9dBc/Hz,仅消耗功率3.8 mW;所设计电路利用 HJTC0.18μm工艺制造,占用芯片面积0.75mm×1mm。 展开更多
关键词 压控振荡器 相位噪声 功耗 正交相位输出振荡器
下载PDF
一种低功耗高频小数频率综合器
11
作者 汪瀚 黄鲁 孙利国 《微电子学》 CAS CSCD 北大核心 2015年第2期174-177,共4页
采用SMIC 180nm CMOS工艺,设计了一款用于脉冲超宽带系统的锁相环型小数频率综合器。使用闪烁噪声抑制技术、感性峰化技术和动态反馈技术,分别对正交压控振荡器、预分频器以及电荷泵的性能进行了优化。测试结果表明,该频率综合器芯片能... 采用SMIC 180nm CMOS工艺,设计了一款用于脉冲超宽带系统的锁相环型小数频率综合器。使用闪烁噪声抑制技术、感性峰化技术和动态反馈技术,分别对正交压控振荡器、预分频器以及电荷泵的性能进行了优化。测试结果表明,该频率综合器芯片能稳定工作在7.45GHz,功耗为27mW,带内和带外1MHz处相位噪声分别为-70dBc/Hz和-111.3dBc/Hz。 展开更多
关键词 锁相环 正交压控振荡器 预分频器 电荷泵 低功耗 CMOS
下载PDF
A low reference spur quadrature phase-locked loop for UWB systems 被引量:1
12
作者 傅海鹏 蔡德鋆 +2 位作者 任俊彦 李巍 李宁 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2011年第11期132-138,共7页
This paper presents a low phase noise and low reference spur quadrature phase-locked loop (QPLL) circuit that is implemented as a part ofa fi'equency synthesizer for China UWB standard systems. A glitch-suppressed ... This paper presents a low phase noise and low reference spur quadrature phase-locked loop (QPLL) circuit that is implemented as a part ofa fi'equency synthesizer for China UWB standard systems. A glitch-suppressed charge pump (CP) is employed for reference spur reduction. By forcing the phase frequency detector and CP to operate in a linear region of its transfer function, the linearity of the QPLL is further improved. With the proposed series-quadrature voltage-controlled oscillator, the phase accuracy of the QPLL is guaranteed. The circuit is fab- ricated in the TSMC 0.13/Jm CMOS process and operated at 1.2-V supply voltage. The QPLL measures a phase noise of -95 dBc/Hz at 100-kHz offset and a reference spur of-71 dBc. The fully-integrated QPLL dissipates a current of 13 mA. 展开更多
关键词 QPLL charge pump UWB glitch S-qvco
原文传递
A 4 GHz quadrature output fractional-N frequency synthesizer for an IR-UWB transceiver
13
作者 郭诗塔 黄鲁 +2 位作者 袁海泉 冯立松 刘志明 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2010年第3期74-79,共6页
This paper describes a 4 GHz fractional-N frequency synthesizer for a 3.1 to 5 GHz IR-UWB transceiver. Designed in a 0.18μm mixed-signal & RF 1P6M CMOS process, the operating range of the synthesizer is 3.74 to 4.44... This paper describes a 4 GHz fractional-N frequency synthesizer for a 3.1 to 5 GHz IR-UWB transceiver. Designed in a 0.18μm mixed-signal & RF 1P6M CMOS process, the operating range of the synthesizer is 3.74 to 4.44 GHz. By using an 18-bit third-order ∑-△ modulator, the synthesizer achieves a frequency resolution of 15 Hz when the reference frequency is 20 MHz. The measured amplitude mismatch and phase error between I and Q signals are less than 0.1 dB and 0.8° respectively. The measured phase noise is -116 dBc/Hz at 3 MHz offset for a 4 GHz output. Measured spurious tones are lower than -60 dBc. The settling time is within 80°s. The core circuit conupSigmaes only 38.2 mW from a 1.8 V power supply. 展开更多
关键词 frequency synthesizer dual-modulus prescaler ∑-△ modulator qvco
原文传递
Design of 25 Gbit/s half-rate CDR with 1:2 demultiplexer for 100 GbE optical interconnects
14
作者 Hu Zhengfei Chen Yingmei +1 位作者 Yao Jianguo Xue Shaojia 《The Journal of China Universities of Posts and Telecommunications》 EI CSCD 2015年第2期96-100,共5页
A 25 Gbit/s clock and data recovery (CDR) circuit with 1:2 demultiplexer for 100 Gbit/s Ethemet (100 GbE) optical interconnects has been designed and fabricated in Taiwan Semiconductor Manufacture Company (TSMC... A 25 Gbit/s clock and data recovery (CDR) circuit with 1:2 demultiplexer for 100 Gbit/s Ethemet (100 GbE) optical interconnects has been designed and fabricated in Taiwan Semiconductor Manufacture Company (TSMC) 65nm complementary metal-oxide-semiconductor (CMOS) technology. A novel quadrature voltage-controlled-oscillator (QVCO) structure adopts two pairs of transconductance cell and inverters to acquire rail-to-rail output swing. A half-rate bang-bang phase detector adopts four flip-flops array to sample the 25 Gbit/s input data and align the data phase, so the 25 Gbit/s data are retimed and demultiplexed into two paths 12.5 Gbit/s output data. Experimental results show that the recovered clock exhibits a peak-to-peak jitter of 7.39 ps and the recovered data presents a peak-to-peak jitter of 7.56 ps, in response to 231 - 1 pseudorandom bit sequence (PRBS) input. For 1.2 V voltage supply, the CDR circuit consumes 92 mW (excluding output buffers). 展开更多
关键词 CDR bang-bang phase detector quadrature voltage-controlled oscillator qvco 100 GbE
原文传递
优化耦合方式的低相位噪声宽带正交压控振荡器设计 被引量:1
15
作者 黄德平 李巍 +1 位作者 李宁 任俊彦 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2010年第2期249-256,共8页
本文对传统正交压控振荡器(QVCO)耦合方式进行了改进,提出了在耦合管的源端引入相移网络的方法,从而改善了QVCO电路的相位噪声性能以及减小输出相位失配,并依此设计了一个低相位噪声,输出相位关系稳定的宽带正交压控振荡器.QVCO电路采用... 本文对传统正交压控振荡器(QVCO)耦合方式进行了改进,提出了在耦合管的源端引入相移网络的方法,从而改善了QVCO电路的相位噪声性能以及减小输出相位失配,并依此设计了一个低相位噪声,输出相位关系稳定的宽带正交压控振荡器.QVCO电路采用TSMC 0.13 μm CMOS工艺进行设计,输出频率范围为3.4~5.48 GHz,即调谐范围达46.8%.测试表明,输出频率4.2 GHz时在频偏1 MHz处,相位噪声为-120 dBc/Hz.在整个输出频率范围内电路FOM值介于179.5~185.2 dB,电路功耗为7.68~18mW. 展开更多
关键词 正交压控振荡器 相位噪声 多相压控振荡器 宽带输出 频率综合器
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部