一种PCIe转RapidIO扩展卡设计与实现

RapidIO总线是一种广泛应用于嵌入式系统内部互联的高性能互联总线,具有高带宽、低延迟、支持多处理器等特征。针对目前市面上大多数处理器不支持RapidIO总线的问题,基于国产PCIe转RapidIO控制器设计了一款PCIe扩展卡,详细介绍了该PCIe扩展卡各模块硬件设计方案,并搭建测试环境对RapidIO总线的眼图和DMA传输性能进行测试。经测试,当RapidIO总线传输速率配置为5 Gb/s时,RapidIO总线DMA读写速率分别为1677 MB/s和1711 MB/s。

RapidIO在多处理器系统互连中的应用

分析了传统的共享总线技术遇到的困难,介绍了新型总线技术RapidIO。结合实例,分析研究了RapidIO在多处理器系统互连中的应用。

基于RapidIO总线的机载通信软件在线升级系统设计

随着机载通信的不断发展,机载通信设备出现了小型化和综合化的趋势,通信总线的传输速率取得大幅提升,各软件独立升级的传统方式已经不能满足用户需求,也不方便用户对软件版本进行有效管控。本文研究的基于高性能嵌入式系统互连(rapid interconnect architecture,RapidIO)总线和人机交互的机载通信分系统在线升级系统,可以高效便捷地实现机上通信设备软件的升级维护。

基于port write事件触发的RapidIO节点动态管理方法

针对现有大规模的综合化电子信息系统中RapidIO节点管理实时性不强、CPU资源占用多的问题,提出了一种基于port write事件触发的RapidIO节点动态管理方法。该方法利用RapidIO交换芯片的port write包上报退网或者入网的节点信息,通过该信息动态管理RapidIO网络中的所有节点。工程应用实测结果表明,该方法实时性高,CPU资源占用少。

一种基于RapidIO的虚通道管理方法

分析嵌入式系统通信需求及RapidIO总线通信特点,融合机架内RapidIO网络管理技术,提出了一种适用于大规模嵌入式异构平台的RapidIO虚通道管理方法,利用Zynq芯片作为管理节点,建立RapidIO虚通道。为资源池系统提供了机架内节点高速通信的能力,且为嵌入式系统的通信扩展提供了强力支撑。

面向RapidIO控制器与片上网络的转换接口设计

随着嵌入式处理器性能的不断提升,传统的并行总线互联方案已不能满足日益增长的带宽需求。RapidIO技术缓解了传统互联总线性能缓慢增长和处理器性能高速发展之间的矛盾,同时,片上网络也已成为多核体系结构中最常用的互联结构。为了实现两者之间的数据交互,设计了一种面向RapidIO控制器与片上网络的转换接口,可实现RapidIO控制器的AXI协议到片上网络内部包传输的转换,满足RapidIO设备读/写操作的需求。仿真结果表明,转换接口功能正确、完整,符合设计要求。

一种综合CNI系统RapidIO总线波形远程升级方法

给出一种综合通信导航识别(Communication Navigation Identification,CNI)系统波形远程升级方法,该方法提供了一种利用RapidIO总线进行波形文件远程传输,利用控制器局域网(Controller Area Network,CAN)总线完成波形升级命令控制,利用软件协议完成文件交互及完整性验证,利用子节点模块中央处理器(Central Processing Unit,CPU)完成波形文件的存储更新,实现了CNI系统波形文件远程烧写与升级功能。对于RapidIO总线作为业务总线的综合化系统波形远程升级功能给出一种实用化的高性能解决方法,对于实际工程应用具有重要的参考价值。

基于Vxworks的PCI-RapidIO桥驱动设计

为了使CPU能通过PCI接口连接到RapidIO系统中,利用PCI-RapidIO桥的硬件设备,在Vxworks操作系统平台上开发该设备的驱动程序。测试结果证明,该驱动程序能在PCI端对RapidIO总线进行操作,实现RapidIO的基本I/O、消息传递、系统启动和多播功能。

基于FPGA的RapidIO-FC转接桥设计

概要:针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。

基于VxWorks的RapidIO-IP设计与实现

在研究RapidIO互连标准和TCP/IP协议的基础上,设计RapidIO-IP架构,分析VxWorks操作系统中END的工作原理和SBC8641D平台上RapidIO总线的工作机制,对基于RapidIO的END驱动需要实现的几个关键技术进行攻克,成功实现了RapidIO-IP,为RapidIO协议在嵌入式系统中的应用奠定了基础。

一种基于P2020的RapidIO交换网络模块设计

随着时代进步和科技的发展,通用处理器发展迅猛;航电综合化通信系统是由DSP、FPGA、PowerPC、存储设备等构成,单纯提高处理器性能无法满足整体性能的提升的需求。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

一种基于RapidIO总线的FT2000/4多通道数据处理模块设计

近年来,随着航电综合化通信系统的不断发展,其任务量急剧增加,特别是在雷达、电子战、数据链等领域实现的功能日益复杂,对电子信息的处理能力、接口速率及带宽要求越来越高,急需高性能的嵌入式处理平台以及高性能总线互连技术。RapidIO总线构架是一种基于高性能包交换的互连高速串行总线技术,主要功能是完成高性能处理器间的高速的传输数据;RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来,RapidIO总线作为嵌入式领域的总线互联标准,以其高性能、低延迟、低引脚数和低功耗等特点,广泛应用于航电综合化通信系统。

基于RapidIO总线的多源图像处理系统

近年来,图像处理拼接技术在诸多领域得到应用,其中一些应用领域,例如,航空、航天、舰船等,对图像精度和处理速度有较高要求,因此与图像处理拼接相关的硬软件也在不断进行技术迭代和突破。介绍了一种多源图像处理架构及其硬件设计,该系统可实现图像信息获取、预处理、识别、拼接功能,并向上位机完成最终报送。研究对该图像处理系统的整体架构进行了详细描述,介绍了系统中RapidIO总线的工作模式,并从硬件角度介绍了系统核心电路的设计思路。该设计以RapidIO为主要通信总线,能够稳定高效地完成图像获取、预处理、拼接、发送等任务,已在航空领域得到了验证及应用。

RapidIO互连技术研究及其模型验证

随着计算机技术的飞速发展,传统总线已远远无法满足目前和未来高性能计算机系统的I/O性能需求。介绍了一种新的基于包交换的I/O互连技术——RapidIO。通过介绍RapidIO协议规范以及将RapidIO和几种新兴高性能I/O互连技术(PCI Express等)的对比,指出了RapidIO在满足高性能计算机系统的I/O性能需求方面的优势,最后给出了RapidIO验证模型并对验证结果进行了分析。

Linux系统下PCIE to RapidIO桥驱动设计与实现

为了使X86架构的CPU能通过PCIE总线连接到Rapid IO系统中,利用PCIE to Rapid IO桥芯片Tsi721的硬件特性,在Linux操作系统下开发该芯片的驱动程序,实现了PCIE总线网络和Rapid IO总线网络的无缝对接。通过实际测试,验证了工作的正确性,并将此应用于某型号二次雷达显控终端中。

串行RapidIO验证模型

片上系统设计中大量使用IP核,其验证是整个系统设计的关键。串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度。该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台。

万兆以太网与RapidIO网络的互连与传输

伴随着各种高性能计算系统的不断发展,所采用的数据传输方式对系统整体性能的影响越来越重要。RapidIO是基于数据包交换的互连架构体系,是能满足各种高性能嵌入式系统需求的一种开放式互连技术标准。介绍了RapidIO的一些基本概念知识以及万兆以太网的发展现状,分析了RapidIO网络和万兆以太网的数据传输过程。介于有些实时数据需要在万兆以太网和RapidIO网络之间进行传输,提出了一种基于万兆以太网和RapidIO网络间数据转换的网关设计。在硬件平台中,充分使用资源设计并实现了10GE-RapidIO协议转换的网关嵌入式软件系统。采用IP-over-RapidIO技术,可以将以太网数据包封装进RapidIO数据包中实现以太网数据包在RapidIO网络中传输,即实现万兆以太网和RapidIO网络的互连互通。这种方法能使用户专注于上层应用开发,不必过多关注于系统底层复杂的强实时RapidIO技术细节。最终通过搭建实验平台对该网关设计的实用性进行了验证。

大规模RapidIO协议交换的FPGA实现

RapidIO交换模块是RapidIO系统的核心模块,决定了整个RapidIO系统的数据带宽。文中介绍了一种大规模RapidIO协议交换的FPGA实现方式,并且在基于VPX总线的RapidIO交换模块中得到实际应用。该交换模块除具有RapidIO协议交换功能,还具有RapidIO系统主控功能以及以太网交换功能。经过使用实际的RapidIO端点模块进行测试,该交换模块实现了RapidIO交换功能以及RapidIO系统主控功能。

基于AXI总线串行RapidIO端点控制器的FPGA实现

针对现代高性能嵌入式系统高速串行RapidIO(SRIO)信号接入的应用需求,提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件,利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构,能够提高信息采集和输出的时效性。此外,AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中,可以在片内提供更高的数据传输带宽。利用SRIO协议实现的FPGA内置多DSP IP核,读写操作速率能稳定地达到每通道3.125 Gb/s,表明所提出的IP具有高性能。

一种基于RapidIO协议的光纤总线硬件架构设计与分析

研究了一种基于RapidIO协议的光纤总线,该总线采用多个节点对一个交换板的星型拓补结构,通过高性能、抗干扰的光纤通道,将节点与交换板的短距离(十几厘米)的电互连拓展成远距离(几十米)的光纤互连,采用交换板背板级联和光纤级联两种方式实现总线节点的扩展。重点设计了节点、交换板、后I/O板的硬件架构,并对照RapidIO协议,分析了传输过程中时延开销对传输性能的影响,提出了采用计算时延保证传输性能的设计方法,从而计算得到光纤的极限长度。在初步工程设计阶段,测试了串行RapidIO数据通过光纤发送和接收电路后的波形参数,对照眼图模板验证其性能良好。