面向SIMD指令集的SM4算法比特切片优化

SM4算法是中国自主设计的商用分组密码算法,其加解密计算性能成为影响信息系统数据机密性保障的重要因素之一.现有SM4算法优化主要面向硬件设计和软件查表等方向展开研究,分别存在依赖特定硬件环境、效率低下且易遭受侧信道攻击等问题.比特切片技术通过对输入数据重组实现了并行化高效分组密码处理,可以抵御针对缓存的侧信道攻击.然而现有切片分组密码研究对硬件平台相关性强、处理器架构支持单一,并且并行化处理流水启动较慢,面向小规模数据的加解密操作难以充分发挥单指令多数据(single instruction multiple data,SIMD)等先进指令集的优势.针对上述问题,首先提出了一种跨平台的通用切片分组密码算法模型,支持面向不同的处理器指令字长提供一致化的通用数据切片方法.在此基础上,提出了一种面向SIMD指令集的细粒度切片并行处理SM4优化算法,通过细粒度明文切片重组与线性处理优化有效缩短算法启动时间.实验结果表明,相比通用SM4算法,优化的SM4比特切片算法加密速率最高可达438.0 MBps,加密每字节所需的时钟周期最快高达7.0 CPB(cycle/B),加密性能平均提升80.4%~430.3%.

基于FPGA的SM4算法高效实现方案

针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式降低了逻辑资源消耗,32级流水线加解密的方式提高了数据吞吐率。同时,所提方案采用代数式S盒并通过合并线性运算以及在不可约多项式的合并矩阵中筛选最优矩阵运算的方式进一步减少S盒变换的运算量,从而达到降低逻辑资源占用与提高工程数据吞吐率的目的。测试结果显示,该方案比现有最佳方案在数据吞吐率上提升了43%,且资源占用率降低了10%。

国密SM4算法CBC模式的高效设计与实现

密码技术是现代信息安全技术产业发展的核心,其中,国密SM4分组密码算法因其硬件实现简单、效率高等优点,已广泛应用于加密传输、加密存储等领域.随着应用领域的不断扩展,对硬件加密效率的需求也随之提高.目前,借助流水线技术,基于ASIC实现的SM4算法在ECB(electronic code book)工作模式下能够达到较高的吞吐量.然而,在CBC(cipher block chaining)模式下,由于相邻的数据存在依赖关系,流水线技术难以提高硬件设计的吞吐率.为解决这一问题,提出了2种逻辑化简方法:一种作用于轮函数迭代过程,另一种作用于S盒置换过程.这2种方法在每一轮迭代的关键路径中均减少了2个异或运算的延时.在TSMC 40 nm工艺下的ASIC综合结果表明,该设计在CBC模式下的吞吐率达到4.2 Gb/s,单位面积吞吐量达129.4 Gb·s^(-1)·mm^(-2),高于已发表的同类设计.

WIST:基于三维查找表的SM4算法新型白盒设计

随着密码攻击方式更加多样、隐蔽且破坏性更强,密码分析者可能拥有越来越多的攻击权限与攻击能力,甚至能够获取算法的内部结构.为了更有效保护密钥,本文提出一种基于三维查找表的白盒SM4密码算法实现方案WIST.首先将SM4分组密码算法的线性变换用矩阵表示,设计了能对密钥信息进行隐藏保护的三维查找表,利用输入编码和输出编码对查找表混淆处理,同时采用仿射函数作为外部编码,完成了SM4算法的白盒化实现,并验证了此算法的正确性.效率分析表明WIST占用内存空间适中,具有较高安全性;安全性分析表明WIST能抵抗BGE攻击、MGH攻击、侧信道攻击、线性攻击与差分攻击等常见攻击类型.WIST可以在白盒攻击环境下更好地保护密钥信息.

基于国密SM3和SM4算法的SNMPv3安全机制设计与实现

随着网络技术的快速发展以及5G技术的日益普及,接入网络的设备呈指数级增加,网络结构日趋复杂,恶意网络攻击频发。如何安全、高效地管理数量庞大、复杂的网络设备正成为网络管理所面临的新挑战。简单网络管理协议SNMPv3版本相比v1和v2,增加了基于用户安全模型,提供了数据机密性、完整性、防重放等安全服务。但SNMPv3依然存在默认认证算法与加密算法强度不高、密码算法未全面支持国家商密算法标准等问题。文中在分析SNMPv3协议现有安全机制的基础上,针对基于用户安全模型的SNMPv3现存问题提出了优化方案,将SM3和SM4国密算法嵌入SNMPv3安全机制,基于SM3和SM4国密算法为SNMP协议设计了HMAC-SM3-192认证协议和PRIV-CBC-SM4加密协议。在未明显增加响应时间的前提下,提升了SNMP消息传输过程中抵御伪装、信息篡改、信息泄露等安全威胁的能力,实现了SNMP协议安全性方面的优化。

一种基于复合域的国密SM4算法快速软件实现方法

成为ISO/IEC国际标准算法后,SM4的性能受到更多关注.目前针对SM4算法实现效率提升的方法主要集中在缩短S盒的运算时间,其中采用复合域实现的方法大都基于AES算法实现的复合域,而在GF((2^(4))^(2))上鲜有针对SM4算法软件实现的复合域被提出.本文首次在GF((2^(4))^(2))上找到了一个针对SM4算法S盒软件实现的复合域,给出一种基于复合域的SM4算法快速软件实现方法,使用穷举搜索和数学分析优化了算法S盒的复合域数学构造,构建了同构映射矩阵及其最小化目标函数,仅使用175个门函数就完成了S盒运算,平均每个输出比特占用22个门函数.基于比特切片技术,利用扩展指令集AVX2实现了SM4算法256组消息的并行化加密.每字节加解密平均耗时仅6.5个时钟周期.对硬件依赖程度低,经测试在Intel i5、Intel i7和AMD R7环境下均能显著提升SM4算法的计算效率,对有相似S盒结构的密码算法快速软件实现具有重要的参考价值.

基于卷积残差网络的SM4算法分析

由于密码分析与深度学习之间天然的相似性,各种深度学习技术开始被应用于密码分析中。为分析国密SM4算法的安全性,采用卷积残差网络构建模型,搜索SM4算法差分区分器。模型基于选择的明文差值和数据集进行训练,通过数据处理、参数和函数的优化,构造了3~8轮差分区分器。测试结果表明,模型可以对SM4算法低轮数加密的密文对与随机数据进行区分,但随着轮数的增加,模型已无法有效区分密文对和随机数据。结果表明,SM4算法具有良好的安全性。

基于Transformer的SM4算法工作模式识别

密码算法识别是开展密码设备监管、密码分析等工作的前提,在对现有密码算法识别方案进行总结和分析的基础上,利用K近邻(KNN)算法和随机性检测工具分析SM4分组密码算法不同工作模式下密文识别准确率低的原因。针对现有方案在SM4算法多种工作模式密文混合场景下识别准确率低的现状,证明深度学习应用于SM4分组密码算法工作模式识别问题的可行性,提出一种基于Transformer的SM4算法工作模式密文识别方案。在ECB、CBC、CFB、OFB、CTR工作模式下对文件进行批量加密,密文文件经过数据预处理形成密文数据集,然后输入Transformer模型进行五分类识别。实验结果表明,SM4算法5种工作模式在密文混合场景下识别准确率达到94.94%,证明所提方案可有效提升SM4分组密码算法5种工作模式在密文混合场景下的识别准确率。将密文数据集输入卷积神经网络、循环神经网络、ResNet进行对比实验,结果表明,相较于这3种传统神经网络,基于自注意力机制的Transformer模型识别准确率分别提升18.38、26.96、10.44个百分点。

SM4算法CTR模式的低开销实现

SM4算法是我国国家密码管理局发布的一种对称加密算法,具有加密效率高、安全性强和可实现资源重用等优点,在需要对大量数据进行加密的场景下具有广泛应用。当前对SM4算法的研究主要侧重于安全分析与优化实现等方面,虽然性能得到提升但无法兼顾实现时的资源开销,并不适用于资源受限的场景,因此有关SM4算法实现过程中资源开销方面仍存在可改进的空间。针对以上问题,提出了一种旨在减少SM4算法实现过程中资源消耗的设计方案。方案基于CTR模式下SM4算法结构进行设计,以循环迭代为基本架构,并行执行密钥扩展算法与加/解密算法,减少了中间寄存器的使用。FPGA验证结果显示,该设计在单通道实现下资源开销为229SLICE,最高可实现1.14 Gbit/s的吞吐率,降低了资源开销,并且兼顾了吞吐率以及安全性。

针对智能IC卡SM4算法软实现的侧信道分析

侧信道攻击技术的出现给SM4算法的实现带来了新的安全挑战。但现有的侧信道攻击对象主要是密码算法由硬件实现的芯片或模块,对软件实现密码算法的软件密码模块进行攻击的分析较少。通过相关性功耗分析,对SM4算法的S-BOX输入、S-BOX输出和轮输出的脆弱点进行分析,并使用采集设备捕获了智能IC卡上软件实现SM4密码算法泄露的侧信息,实现了对智能IC卡软实现SM4算法的侧信道分析。实验结果表明,攻击者可以推断出加密算法中的关键信息,从而恢复出SM4算法的加密密钥,实现了针对软件密码模块的侧信道攻击分析,进一步拓展了侧信道攻击分析的方向。

DES和SM4算法的可重构研究与实现

随着计算机运算速度的不断提高,针对DES算法密钥长度短,不能抵御暴力破解,已经不适应当今数据加密安全性的要求进行了研究,采用可重构技术将多种算法组合在一起是抗击暴力破解的主要方法。SM4算法是我国自主研制的密钥长度为128 bit的分组密码算法,在分析DES算法和SM4算法原理的基础上归纳了这两种算法的共同特点,采用可重构技术将两者融合,DES算法和SM4算法共用一个S盒,通过对S盒的配置可满足DES算法的6 bit输入、4 bit输出和SM4算法8 bit输入、8 bit输出的数据置换需求,不但提高了算法的安全性,同时也节省了逻辑资源。

针对SM4算法的约减轮故障攻击

提出了一种新型的针对SM4算法的约减轮故障攻击,该攻击在加密算法的后4轮中导入故障,诱导缩减加密算法的迭代轮数,经过对故障数据的简单筛选,最终仅需4个错误密文即可恢复出完整的128 bit初始密钥,从而实现了对SM4的故障注入攻击。利用该方法对无防护SM4算法的能量曲线进行了实际故障注入攻击的实验表明,该攻击方法行之有效,并简化了现有针对SM4的差分故障攻击方法,提高了攻击效率。

SM4算法CTR模式的高吞吐率ASIC实现

针对同时要求安全性能高和吞吐率高的应用场景,基于支持并行实现的计数器模式SM4算法,提出一种高性能、可扩展的电路结构。该结构分离了控制平面和数据平面,并对数据平面进行了参数化,使得电路性能可依据吞吐率需求进行扩展。通过该结构,既可保障数据的安全性能,又可保证较高的吞吐率。FPGA实现结果显示,单通道设计的吞吐率可达14.647Gbit/s,而资源开销仅为7 423 ALMs。在0.18μm CMOS工艺下进行综合的芯片面积为0.271 mm^2。

基于SM4算法的移动终端接入车间信息系统的安全性设计与验证

网络化的车间信息远程控制带给用户便捷的同时伴随着安全隐患,为了杜绝移动终端接入车间信息系统通信过程可能存在的潜在威胁,针对移动终端接入车间信息系统可能存在的安全问题,设计了身份认证、访问控制、异常行为检测、黑白名单过滤和接入审核的安全机制,并建立一个3层信息安全控制系统。经测试结果表明,设计的安全机制有效地提高了车间信息系统移动终端接入的安全性,可阻止针对移动终端接入车间信息系统可能存在的恶意攻击。

国密SM4算法在车载CAN总线的加密应用

随着车联网技术的不断发展,汽车不再是孤立的嵌入式系统。然而,开放的互联网也会把传统的网络安全问题带给汽车。在传统车载通信系统中,数据是以明文的形式进行传输,能够抵御来自互联网威胁的有效信息安全手段依然不足。对此,文章首先介绍了国密SM4算法的基本原理,然后使用英飞凌Aurix TC234微控制器对CAN总线数据进行加密。实验结果表明,此方法可以有效地保护车内CAN总线数据,为国密SM4算法在车载通信系统中的应用提供一定参考。

SM4算法S盒输入的相关性能量攻击的研究

在对SM4算法非线性S盒运算输出进行侧信道能量攻击的基础上,针对SM4算法中线性S盒输入提出相关性能量攻击分析的方法。该方法结合相关性能量攻击原理,利用汉明距离能量泄露模型进行攻击,该模型能够更准确刻画假设能量消耗与实测能量消耗之间的关系。在利用此方法获取前四轮或末四轮轮密钥的基础上,推算出128 bit的原始加密密钥。实际攻击结果表明,通过攻击出前四轮轮密钥后,可以成功地推出原始加密密钥。该攻击方法对SM4算法S盒输入有效可行,同时也扩展了对SM4算法的侧信道能量攻击方法。

SM4算法的FPGA优化实现方法

数据加密是保证信息安全的重要手段之一。SM4算法具有安全性强、效率高和易于硬件实现等优势,被广泛应用于数据加密领域,而利用硬件特性高效/高速实现SM4算法成为当前研究的热点。针对SM4算法提出的4套硬件架构,并在XILINX KINTEX-7 FPGA上实现。循环型架构面向资源节约优化,消耗193个SLICE,吞吐量为1.27 Gb/s;流水线型架构基于LUT、BRAM、BRAM+REGISTER方法实现,根据不同应用场景,3种方案能够在查找表、寄存器和块内存等资源消耗方面进行权衡和优化,吞吐量最高可达42.10 Gb/s。

面向物联网的SM4算法轻量级实现

SM4算法是我国公布的第一个商用分组密码算法,目前已经得到了广泛的应用。为更好地适应物联网中资源受限设备处理能力低、存储空间小等特点,设计并实现了基于资源重用的SM4算法轻量级处理架构。子密钥扩展和轮函数交替使用核心电路完成子密钥生成及加/解密运算,无需额外存储32轮迭代所需子密钥。密钥存储和检测电路以及可正/逆序生成固定参数的实时生成电路,可大幅提高解密处理效率。实验结果表明,所设计的轻量级处理架构资源占用小、品质因数高,非常适合于在物联网中资源受限设备上使用,具有广阔的应用前景。

SM4算法快速软件实现

SM4是对称分组密码国家标准.加解密计算效率是衡量算法实现性能的重要指标,而目前关于SM4软件实现方法方面的研究不多.利用比特切片技术,结合支持单指令多数据(SIMD)的AVX2指令集,本文提出了一种SM4算法的快速软件优化实现方法,使用256位的YMM寄存器实现了SM4算法的256分组数据并行加解密.首先基于已有的选择函数构造了新的选择函数,之后改进了搜索算法,基于新的选择函数和改进的搜索算法化简了S盒的逻辑表达式,将实现逻辑表达式所需的逻辑门电路数量由3000(最简与或式)降至497.在Intel Core i7-7700HQ(Kabylake)@2.80 GHz处理器上,实现速度达到了2580 Mbps,同公开文献中的最好结果1795 Mbps(Intel Core i7-5500U(Broadwell-U)@2.40 GHz)相比,实现效率提高了43%.基于比特切片技术的软件实现优化方法无需内存或高速缓存查表,因此该方法可抵抗缓存-计时侧信道攻击,从而安全性得到了提升.本文提出的优化方法具有可扩展性,不仅适用于在X86平台上借助拓展指令集AVX2实现,还可利用RISC指令集在资源受限,安全性要求高的ARM等嵌入式平台上实现.此外,新的选择函数和搜索算法具有通用性,可用于其它一般逻辑函数的化简.

SM4算法的一种新型白盒实现

在白盒攻击环境中,攻击者能够访问密码算法的实现过程,观测密码算法的动态执行,掌握算法的内部细节,并任意修改.Chow等人提出白盒密码的概念,以应对白盒攻击环境,并给出白盒AES实现和白盒DES实现.本文提出一种SM4算法的新型白盒实现方案,对密码算法的内部状态进行扩充并在密码算法运行的过程中加入随机数对密钥进行混淆,使每一轮通过查找表加密后有一半信息是有用的,一半信息是混淆的.整个加密过程使用查找表与仿射变换进行表示,该方案需占用内存空间276.625 KB,查找表对应的白盒多样性与白盒含混度的值分别为2^646与2^86.该方案针对林婷婷等人的分析方法的复杂度为O(2^51),针对潘文伦等人的分析方法的密钥空间为61200·2^32,针对仿射等价算法的时间复杂度为O(2^97),可以有效抵抗代码提取攻击以及BGE攻击.