期刊文献+
共找到1,275篇文章
< 1 2 64 >
每页显示 20 50 100
NMOS晶体管电荷共享导致的SRAM单元单粒子翻转恢复效应研究
1
作者 高珊 李洋 +4 位作者 郝礼才 赵强 彭春雨 蔺智挺 吴秀龙 《中国集成电路》 2024年第6期48-55,共8页
基于Synopsys公司的三维器件模拟软件TCAD,本文研究了NMOS晶体管电荷共享导致SRAM单元的单粒子翻转恢复(SEUR)效应。分析了NMOS晶体管电荷共享导致SEUR效应的物理机制,系统研究了NMOS晶体管偏置(如电源电压、P阱偏置电压)和工艺参数(如P... 基于Synopsys公司的三维器件模拟软件TCAD,本文研究了NMOS晶体管电荷共享导致SRAM单元的单粒子翻转恢复(SEUR)效应。分析了NMOS晶体管电荷共享导致SEUR效应的物理机制,系统研究了NMOS晶体管偏置(如电源电压、P阱偏置电压)和工艺参数(如P+深阱掺杂浓度、P阱接触距离)对线性能量传输翻转恢复阈值(LETrec)以及单粒子翻转脉冲宽度(PWrec)的影响。研究发现:PWrec随着电源电压的增大而增大;PWrec和LETrec随着P阱偏置电压的增大而减小;LETrec随着P+深阱掺杂浓度的增大而增大;PWrec随着P阱接触与NMOS晶体管之间距离的增大而增大,而LETrec随着P阱接触与NMOS晶体管之间距离增大而减小。本文研究结论有助于优化SRAM单元抗单粒子效应设计,尤其是基于SEUR效应的SRAM单元的抗辐照加固设计提供了理论指导。 展开更多
关键词 单粒子翻转恢复效应 sram 电荷共享 工艺参数
下载PDF
Virtex-5系列SRAM型FPGA单粒子效应重离子辐照试验技术研究
2
作者 赖晓玲 郭阳明 +2 位作者 巨艇 朱启 贾亮 《计算机测量与控制》 2024年第1期304-311,共8页
针对SRAM型FPGA在空间辐射环境下易发生单粒子效应,影响星载设备正常工作甚至导致功能中断的问题,开展了SRAM型FPGA单粒子效应地面辐照试验方法研究,提出了配置存储器(CRAM)和块存储器(BRAM)的单粒子翻转效应测试方法,并以Xilinx公司工... 针对SRAM型FPGA在空间辐射环境下易发生单粒子效应,影响星载设备正常工作甚至导致功能中断的问题,开展了SRAM型FPGA单粒子效应地面辐照试验方法研究,提出了配置存储器(CRAM)和块存储器(BRAM)的单粒子翻转效应测试方法,并以Xilinx公司工业级Virtex-5系列SRAM型FPGA为测试对象,设计了单粒子效应测试系统,开展了重离子辐照试验,获取了器件的单粒子闩锁试验数据和CRAM、BRAM以及典型用户电路三模冗余前后的单粒子翻转试验数据;最后利用空间环境模拟软件进行了在轨翻转率分析,基于CREME96模型计算得到XC5VFX130T器件配置存储器GEO轨道的单粒子翻转概率为6.41×10^(-7)次/比特·天。 展开更多
关键词 sram型FPGA 单粒子效应 单粒子翻转 单粒子闩锁 重离子辐照试验
下载PDF
基于Back-n白光中子实验装置的SRAM翻转截面测量
3
作者 刘毓萱 秋妍妍 +4 位作者 谭志新 易晗 贺永宁 赵小龙 樊瑞睿 《现代应用物理》 2024年第2期103-107,共5页
本文主要研究静态随机存取存储器(static random-access memory,SRAM)的单粒子效应翻转截面的测量方法。基于宽能谱白光中子束流,采用了一种操作更方便的SRAM翻转截面测量方法。在SRAM前面放置聚乙烯中子慢化材料改变入射到SRAM表面上... 本文主要研究静态随机存取存储器(static random-access memory,SRAM)的单粒子效应翻转截面的测量方法。基于宽能谱白光中子束流,采用了一种操作更方便的SRAM翻转截面测量方法。在SRAM前面放置聚乙烯中子慢化材料改变入射到SRAM表面上的中子能谱,利用模拟计算得到改变后的中子能谱。利用奇异值分解法求解翻转率的矩阵方程得到SRAM的翻转截面。结果表明在4~15 MeV的能量范围内,使用反角白光中子源测试的SRAM翻转截面信息和参考文献中使用单能中子源测试拟合的SRAM翻转截面信息基本吻合。 展开更多
关键词 中子能谱 准单能中子源 单粒子效应 sram翻转截面 奇异值分解
下载PDF
基于数据残留时间的SRAM-PUF预选算法
4
作者 陈泽亮 孔德珠 +2 位作者 尹爱国 陈泽福 张培勇 《电子学报》 EI CAS CSCD 北大核心 2024年第5期1478-1487,共10页
静态随机存取存储器(Static Random-Access Memory,SRAM)物理不可克隆函数(Physical Unclonable Function,PUF)利用参数设计完全相同的晶体管在制造过程中存在的工艺偏差,生成每块芯片无法克隆的密钥响应.由于SRAM-PUF内部错误分布的随... 静态随机存取存储器(Static Random-Access Memory,SRAM)物理不可克隆函数(Physical Unclonable Function,PUF)利用参数设计完全相同的晶体管在制造过程中存在的工艺偏差,生成每块芯片无法克隆的密钥响应.由于SRAM-PUF内部错误分布的随机性,密钥重构需要使用纠错码,而纠错电路的面积与其纠错能力呈正相关,为了降低SRAM-PUF错误分布,减小纠错电路面积,本文通过对SRAM数据残留特性的研究,提出一种数据残留预选算法,对SRAM单元进行筛选,提高PUF响应稳定性,使用区块择优算法筛选SRAM区块,减小响应的分散度,以更短的时间和资源消耗生成SRAM-PUF响应,测试结果表明,在不同温度(-40℃~80℃)和±10%电压波动下,256位SRAM-PUF响应拥有99.8%的稳定性及1.9×10^(-8)的误码率,相对于通用的临时多数表决(Temporal Majority Voting,TMV)算法提升了1.7%的稳定性,降低2.1×10^(5)倍误码率,与1000次TMV相比,时间复杂度从O(2000n)线性降低到O(900n).经过72小时老化测试后,采用数据残留算法预选的SRAM-PUF稳定性仅下降0.2%. 展开更多
关键词 物理不可克隆函数 sram 预选算法 数据残留 临时多数表决
下载PDF
一种同步流水线SRAM读写控制模型
5
作者 李铁虎 黄丹 +1 位作者 罗华军 祁宗 《微电子学》 CAS 北大核心 2024年第2期228-234,共7页
设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用Verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又... 设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用Verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又包括信号源发生器和数据收发控制器两个子模块。利用Modelsim软件对系统行为级模型进行了仿真验证,结果表明系统控制模型在非猝发(常规)、线性猝发、交织猝发三种工作模式下均可对存储器进行正确读写操作。该模型将主机端源控制信号数量减至最少,极大简化了读写控制流程;采用系统时钟双沿对数据采样传输,提升了系统的稳定性。 展开更多
关键词 sram 读写控制系统 VERILOG硬件描述语言 行为级模型
下载PDF
大容量SRAM的时序设计
6
作者 李斌 曾健平 +1 位作者 陈君 徐磊 《工业控制计算机》 2024年第11期11-13,共3页
随着集成电路技术的迅速发展,SRAM的容量越来越大,其时序也愈发难以控制。对SRAM的六管BitCell结构进行了分析,详细介绍了SRAM的工作原理和设计思路,并且给出了设计的SRAM版图布局,重点分析和解决了大容量SRAM面临的时序挑战。
关键词 sram 时序电路 大容量
下载PDF
基于ALO-BP神经网络的SRAM读时序预测
7
作者 柴永剑 张立军 +2 位作者 严雨灵 谢东东 马利军 《电子设计工程》 2024年第8期82-86,91,共6页
针对芯片设计中的后仿流程采用的时序分析用时过长,且传统回归模型预测出的时序值精确度较低等问题,提出一种基于蚁狮优化(Ant Lion Optimizer,ALO)算法的反向传播(Back Propagation,BP)神经网络的读时序预测方法。对14 nm SRAM芯片进... 针对芯片设计中的后仿流程采用的时序分析用时过长,且传统回归模型预测出的时序值精确度较低等问题,提出一种基于蚁狮优化(Ant Lion Optimizer,ALO)算法的反向传播(Back Propagation,BP)神经网络的读时序预测方法。对14 nm SRAM芯片进行表征,生成对应的liberty文件,提取其中的典型特征和时序参数并进行量化和归一化处理,形成相应的训练测试集。利用BP神经网络的自适应学习能力对数据集进行仿真训练,确定最优隐含层数;针对训练过程中对网络初始值非常依赖这一问题,采用蚁狮优化算法寻找均方误差最小时的网络初始权值,同时对比多种预测方法,对仿真方法和结果进行分析。实验结果表明,该模型收敛速度快、预测精度高,能对读时序进行有效预测。 展开更多
关键词 sram BP神经网络 ALO算法 读时序
下载PDF
A Study on the Design Method of Hybrid MOSFET-CNTFET Based SRAM-A Secondary Publication
8
作者 Geunho Cho 《Journal of Electronic Research and Application》 2024年第1期106-112,共7页
More than 10,000 carbon nanotube field-effect transistors(CNTFETs)have been successfully integrated into one semiconductor chip using conventional semiconductor design procedures and manufacturing processes.These tran... More than 10,000 carbon nanotube field-effect transistors(CNTFETs)have been successfully integrated into one semiconductor chip using conventional semiconductor design procedures and manufacturing processes.These transistors offer advantages such as high carrier mobility,large saturation velocity,low intrinsic capacitance,flexibility,and transparency.The three-dimensional multilayer structure of the CNTFET semiconductor chip,along with ongoing research in CNTFET manufacturing processes,increases the potential for creating a hybrid MOSFET-CNTFET semiconductor chip.This chip combines conventional metal-oxide-semiconductor field-effect transistors(MOSFETs)and CNTFETs in one integrated system.This paper discusses a methodology to design 6T binary static random-access memory(SRAM)using a hybrid MOSFET-CNTFET.This paper introduces a method for designing a hybrid MOSFET-CNTFET SRAM by leveraging existing MOSFET SRAM or CNTFET SRAM design approaches.Additionally,this paper compares its performance with conventional MOSFET SRAM and CNTFET SRAM designs. 展开更多
关键词 MOSFET CNTFET sram HYBRID Carbon nanotube
下载PDF
双埋氧绝缘体上硅SRAM铀离子单粒子效应研究
9
作者 王春林 高见头 +5 位作者 刘凡宇 陈思远 王娟娟 王天琦 李博 倪涛 《现代应用物理》 2024年第4期40-46,58,共8页
随着集成电路技术的进步,提高电路的单粒子翻转(single event upset,SEU)阈值变得愈发困难。双埋氧层绝缘体上硅(double silicon-on-insulator,DSOI)技术为单粒子加固技术提供了新方法。利用哈尔滨工业大学空间地面模拟装置(space envir... 随着集成电路技术的进步,提高电路的单粒子翻转(single event upset,SEU)阈值变得愈发困难。双埋氧层绝缘体上硅(double silicon-on-insulator,DSOI)技术为单粒子加固技术提供了新方法。利用哈尔滨工业大学空间地面模拟装置(space environment simulation and research infrastructure,SESRI)产生的铀离子对中国科学院微电子研究所研制的DSOI静态随机存取存储器(static random access memory,SRAM)开展了SEU效应研究。铀离子是目前可获得的线性能量传递(linear energy transfer,LET)最高的重离子。2种不同SEU加固能力的DSOI 4 kbit SRAM试验结果显示,通过对NMOS和PMOS的背栅实施独立偏压控制,可实现DSOI SRAM电路抗SEU能力的宽范围调制。最优条件下,使用LET为118 MeV·cm ^(2)·mg^(-1)的铀离子,累积注量为1×10^(7) cm^(-2)时,被测器件无SEU发生。 展开更多
关键词 绝缘体上硅 双埋氧层绝缘体上硅 静态随机存储器 单粒子效应 单粒子翻转
下载PDF
基于RS和BCH码的SRAM-PUF密钥提取方法及性能分析
10
作者 周昱 于宗光 《计算机工程》 CAS CSCD 北大核心 2024年第7期187-193,共7页
物理不可克隆函数(PUF)是芯片制造过程中随机偏差形成的唯一和不可复制的物理指纹,使用这个特征可以鉴别各个芯片,然而PUF芯片因环境变化会影响输出,导致在认证应用时可能失败。介绍了模糊提取器的密钥提取方法,通过在静态随机存取存储... 物理不可克隆函数(PUF)是芯片制造过程中随机偏差形成的唯一和不可复制的物理指纹,使用这个特征可以鉴别各个芯片,然而PUF芯片因环境变化会影响输出,导致在认证应用时可能失败。介绍了模糊提取器的密钥提取方法,通过在静态随机存取存储器(SRAM)-PUF芯片中加入里德-所罗门(RS)硬解码,在认证系统中加入BCH软解码模块,纠正PUF在一定范围内变化来确保通过认证,并对SRAM-PUF电路在三温下进行实验分析。实验结果表明,SRAM-PUF电路的PUF点分布有较好的均衡性,在常温时可靠性接近100%,在低温条件下可靠性范围为98.84%~100%,在高温条件下,可靠性范围为97.77%~99%,当RS码和BCH码设计的纠错能力大于PUF可靠性时能够通过认证。 展开更多
关键词 物理不可克隆函数 静态随机存取存储器 模糊提取器 里德-所罗门码 BCH码
下载PDF
小容量高性能SRAM的设计与实现
11
作者 秦海阳 李勇 +1 位作者 李振涛 张秋萍 《计算机研究与发展》 EI CSCD 北大核心 2014年第S1期110-116,共7页
微处理器的第一级高速缓存需要速度快的小容量SRAM存储器,以8管SRAM单元组成存储阵列,然后构建外围电路,设计一个容量为32×32的SRAM存储器.将定制设计的存储器与Memory Compiler生成的存储器和RTL级代码进行半定制设计的存储器进... 微处理器的第一级高速缓存需要速度快的小容量SRAM存储器,以8管SRAM单元组成存储阵列,然后构建外围电路,设计一个容量为32×32的SRAM存储器.将定制设计的存储器与Memory Compiler生成的存储器和RTL级代码进行半定制设计的存储器进行对比.通过对比发现,定制设计存储器的性能比其他二者在速度、功耗和面积上都要好. 展开更多
关键词 8管sram单元 sram电路设计 sram版图设计 sram性能分析 sram性能比较
下载PDF
一种高精度8TSRAM存储阵列存内计算电路
12
作者 韦雪明 周立昕 +3 位作者 尹仁川 许仕海 蒋丽 李建华 《桂林电子科技大学学报》 2023年第6期465-472,共8页
为解决传统“冯·诺依曼”架构功耗墙瓶颈,提升人工智能应用中点乘求和计算能效,设计了一种基于8T静态随机存储器阵列的存内计算电路,可有效解决“内存墙”问题。通过对存储单元的偏置电压设计来稳定充放电电流,可改善位线放电线性... 为解决传统“冯·诺依曼”架构功耗墙瓶颈,提升人工智能应用中点乘求和计算能效,设计了一种基于8T静态随机存储器阵列的存内计算电路,可有效解决“内存墙”问题。通过对存储单元的偏置电压设计来稳定充放电电流,可改善位线放电线性度,提高计算准确性。同时,在保证放电电流相同的前提条件下,减少了模数转换器(ADC)阈值编码,存储阵列的面积明显减小。电路基于65 nm CMOS工艺设计,通过8×72存储阵列的并行计算结构完成了64 Byte二进制点乘累加计算功能。仿真结果表明,在3位ADC输出、8 bit比较输出模式下,使用0.8、1.2 V的核心电源电压和250 MHz的时钟频率,可达到每比特1.69 GOPS/W的计算能效。与理论值基线相比,计算输出的平均计算偏差最大为1.05%,有效提高了计算准确率,并减小了电路面积。 展开更多
关键词 存内计算 CMOS 8T sram 点乘累加计算 高线性度
下载PDF
双端口SRAM抗写干扰结构的优化设计 被引量:1
13
作者 李学瑞 秋小强 刘兴辉 《半导体技术》 CAS 北大核心 2023年第7期617-623,共7页
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平... 针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。 展开更多
关键词 双端口静态随机存储器(sram) 位线电平复制 写干扰 控制逻辑 数据写入时间
下载PDF
基于SRAM的感存算一体化技术综述
14
作者 杨兴华 杨子翼 +7 位作者 苏海津 姜炜煌 张静 魏琦 骆丽 王忠静 吕华芳 乔飞 《电子与信息学报》 EI CSCD 北大核心 2023年第8期2828-2838,共11页
基于SRAM(静态随机存取)存储器的感存算一体化芯片架构将传感、存储和计算功能结合,通过使存储单元具备计算能力,避免了计算过程中数据的搬移,解决了冯诺依曼架构所面临的“存储墙”的问题。该结构与传感器部分结合,可以实现超高速、超... 基于SRAM(静态随机存取)存储器的感存算一体化芯片架构将传感、存储和计算功能结合,通过使存储单元具备计算能力,避免了计算过程中数据的搬移,解决了冯诺依曼架构所面临的“存储墙”的问题。该结构与传感器部分结合,可以实现超高速、超低功耗的运算能力。SRAM存储器相较于其他存储器在速度方面具有较大优势,主要体现在该架构能够实现较高的能效比,在精度增强后可以保证较高精度,适用于低功耗高性能要求下的大算力场景设计。该文调研了近几年来关于感存算一体化的研究,介绍了传统感知系统和持续感知系统及感算共融系统,并介绍了基于SRAM存储器的感存算一体芯片最常见的几种计算单元结构,在电压域、电荷域和数字域考察了基于SRAM的感存算一体的研究发展,进行分析对比其优劣势,结合调研分析讨论了该领域的未来发展方向。 展开更多
关键词 感存算一体 sram存储器 冯诺依曼计算架构
下载PDF
一种面向可容错应用的低功耗SRAM架构
15
作者 黄茂航 王梓霖 贺雅娟 《微电子学》 CAS 北大核心 2023年第1期70-74,共5页
提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码,提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构,提升了读稳定性。采用打破反馈环技术,提升了... 提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码,提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构,提升了读稳定性。采用打破反馈环技术,提升了写能力。以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作。在40 nm CMOS工艺下对电路进行仿真。结果表明,该8管单元具有良好的稳定性和极低的功耗。因此,以该8管单元作为存储单元的近似SRAM电路具有非常低的功耗。在0.5 V电源电压和相同工作频率下,该近似SRAM电路的功耗比采用传统6管单元的SRAM电路功耗降低了59.86%。 展开更多
关键词 sram 近似 编码 超低压
下载PDF
65 nm工艺SRAM中能质子单粒子效应研究
16
作者 陈锡鑫 殷亚楠 +2 位作者 高熠 郭刚 陈启明 《电子与封装》 2023年第7期77-80,共4页
基于一款带错误检测与纠正(EDAC)功能的65 nm体硅CMOS SRAM,开展了中能质子对纳米级集成电路单粒子效应影响的研究。在SRAM本征工作模式和EDAC模式下,得到了2组试验结果。分析试验数据发现:在重离子与中能质子试验中,采用商用6T设计规... 基于一款带错误检测与纠正(EDAC)功能的65 nm体硅CMOS SRAM,开展了中能质子对纳米级集成电路单粒子效应影响的研究。在SRAM本征工作模式和EDAC模式下,得到了2组试验结果。分析试验数据发现:在重离子与中能质子试验中,采用商用6T设计规则的电路均未发生单粒子闩锁现象,但都发生了单粒子多位翻转现象;质子单粒子效应引起的错误数已饱和,而重离子单粒子效应引起的错误数则随能量不断增加,该现象与2种粒子引起单粒子效应的机理有关。质子与重离子饱和截面的差异是由质子核反应的概率导致的,但空间错误率相近。此次试验很好地探索了中能质子对SRAM电路的影响,明确了质子与重离子导致单粒子错误的异同,为SRAM在航天上的应用奠定了基础。 展开更多
关键词 辐射效应 单粒子效应 中能质子 sram
下载PDF
基于UVM的AHB总线SRAM控制器设计和验证 被引量:2
17
作者 梁光胜 李朝洋 +1 位作者 梁兆楷 杨松 《集成电路应用》 2023年第6期51-53,共3页
阐述AHB总线的SARM控制器运行原理和特点,以System Verilog为验证语言,VCS和DVE为仿真软件,搭建了基于UVM的通用验证平台,针对待测模块设计随机化测试用例,给出基于UVM的AHB总线SRAM控制器的验证结果,检测UVM验证平台的重用性、可移植... 阐述AHB总线的SARM控制器运行原理和特点,以System Verilog为验证语言,VCS和DVE为仿真软件,搭建了基于UVM的通用验证平台,针对待测模块设计随机化测试用例,给出基于UVM的AHB总线SRAM控制器的验证结果,检测UVM验证平台的重用性、可移植性和可靠性。 展开更多
关键词 UVM验证方法 AHB总线 静态随机存取存储器 System Verilog VCS
下载PDF
基于双MCU与双端口SRAM的高速传感系统设计
18
作者 宋玉琢 徐建 +1 位作者 刘文林 魏文菲 《武汉轻工大学学报》 CAS 2023年第5期114-120,共7页
随着半导体设备的广泛使用,对传感器测量系统的需求也大大增加,传统的传感器测量系统将MCU(微控制单元)与传感器组合使用,用于实时采集、处理和分析数据,但是受限于存储容量、处理速度、测量精度等无法满足高速实时处理数据的需求。基于... 随着半导体设备的广泛使用,对传感器测量系统的需求也大大增加,传统的传感器测量系统将MCU(微控制单元)与传感器组合使用,用于实时采集、处理和分析数据,但是受限于存储容量、处理速度、测量精度等无法满足高速实时处理数据的需求。基于此,设计了一种基于双端口SRAM的高速传感系统,使用双MCU结合双端口SRAM结构实现更高的数据吞吐量和更快的处理速度。测试表明,在相同主频和相似程序工作流程下,双MCU传感系统比单MCU传感器测量系统的工作时间更快,且双MCU系统完成相同工作所需的时间随着芯片的主频的降低,差距成倍增加。研究结果为采用低主频芯片实现高实时性响应系统提供了思路。 展开更多
关键词 微控制单元(MCU) 双端口静态随机存取存储器(sram) 高速传感系统 实时性
下载PDF
SRAM型FPGA单粒子辐照试验系统技术研究 被引量:5
19
作者 孙雷 段哲民 +1 位作者 刘增荣 陈雷 《计算机工程与应用》 CSCD 2014年第1期49-52,共4页
单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置... 单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转(SEU)、单粒子闩锁(SEL)和单粒子功能中断(SEFI)等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。 展开更多
关键词 现场可编程门阵列(FPGA) 空间辐射 单粒子效应 回读 静态随机存储器(sram) Field PROGRAMMABLE Gate Array(FPGA) Static Random Access Memory(sram)
下载PDF
应用OPC提升0.11μm SRAM良率
20
作者 陈洁 王浩 +4 位作者 张松 朱斌 张剑 曹楠 严保鑫 《中国集成电路》 2023年第7期72-77,共6页
SRAM作为高速缓存,应用广泛,是逻辑工艺指标性IP,相同良率的情况下,SRAM面积的大小对工艺竞争力影响很大。公司为了提升竞争力,将SRAM面积从1.52μm^(2)缩小到1.26μm^(2)。本文通过使用OPC特殊修正,将1.26μm^(2) SRAM的良率从20%提升... SRAM作为高速缓存,应用广泛,是逻辑工艺指标性IP,相同良率的情况下,SRAM面积的大小对工艺竞争力影响很大。公司为了提升竞争力,将SRAM面积从1.52μm^(2)缩小到1.26μm^(2)。本文通过使用OPC特殊修正,将1.26μm^(2) SRAM的良率从20%提升到了70%。 展开更多
关键词 OPC sram 高速缓存 逻辑工艺 IP 良率 0.11μm工艺平台
下载PDF
上一页 1 2 64 下一页 到第
使用帮助 返回顶部