对DEBUG实用程序的一点改进──使DEBUG能跟踪“反跟踪软件”

作者提出对ＩＢＭＰＣ系列微机上ＤＥＢＵＧ实用程序的一种改进方法，即通过修改单步中断和断点中断的处理程序，使之能跟踪“反跟踪软件”，这对软件解密和病毒分析无疑是有用的。

基于Proteus的80X86外部中断电路的设计与仿真

针对80x86外部中断发生的随机性而带来的中断过程突发事件比较多等问题,设计了由8086CPU、可屏蔽中断电路、非屏蔽中断电路和显示电路组成的基于Proteus的80X86中断控制电路,在Proteus仿真平台下完成了软、硬件电路的调试,使用激励信号源实现了图表的交互式动态仿真,采用硬件断点和调试弹出窗口方式加快了程序调试的效率。仿真结果表明,使用Proteus分析80X86的外部中断过程,可将复杂、抽象的中断直观地展现出来,有助于学生更好的理解80X86的外部中断过程,提高分析问题和解决问题的能力。

一种工业控制器的组态调试器实现方法

在工业过程控制领域,常常需要对控制器内的复杂控制逻辑进行单步执行、断点调试,以便明确诊断逻辑的正确性和合理性,但目前各厂家的工业控制器并不具备该功能。为了解决该问题,对高级编程语言C/C++的调试器功能进行了系统的研究,包括其程序断点的设计原理和调试器的实现机制。结合工业控制器算法组态的语言特点,设计了一种面向算法组态的调试器,并将其运用到工业控制器的嵌入式软件系统中。通过与算法逻辑运算单元的交互设计,成功实现了复杂控制逻辑的单步执行、逐页逐模块以及断点调试等功能。试验结果表明,集成组态调试器功能的工业控制器,能够极大地方便项目实施过程中的现场组态和深入调试,有效降低组态算法的错误率和提高工程调试的效率。该控制器为工业控制器的全方位诊断功能以及虚拟仿真的实现提供了一定的参考。

LR语法分析器的可视化交互式动态仿真

LR分析器及其语法制导的翻译方法是编译原理课程教学中的重要内容,其分析器的内部结构复杂,工作原理很难被学生直观地理解和掌握。描述一个在Windows平台上独立开发的可视化、交互式的LR分析器动态仿真软件工具。该工具的新颖之处在于它实现了众多高层概念的可视化,支持LR分析器的单步执行和仿真,并允许为产生式附加断点,特别是允许断点插入在产生式右部的任意文法位置。此工具已应用于编译原理的课程教学,亦可用于开发、编写和调试以YACC为代表的LALR(1)分析器生成系统的输入文法规约。

基于Proteus的嵌入式应用系统仿真中的源码调试

详细介绍Proteus嵌入式系统仿真平台的源码调试技术。它融合、发展了传统的源码调试技术,并从工程角度实现了调试过程。用实例阐述Proteus源码调试的三种方法,着重叙述它与第三方IDE联合仿真中的源码调试技术和特有的条件断点、硬件断点调试。结果表明Proteus源码调试技术是开发嵌入式应用系统的高效、高速的先进技术,值得推广应用。

VPGE:一个LALR(1)分析器的可视化生成和断点调试系统

LALR(1)分析程序生成系统在编译器构造领域以外被许多普通软件开发者学习和使用.为帮助用户理解LALR(1)分析器方法,编写出正确、完整、无语法分析冲突的文法规范,严格定义了使用LALR(1)分析器生成器时用户可能遇到的几类文法问题,描述一个为帮助用户解决这些问题而开发的LALR(1)分析器可视化和断点调试系统VPGE.VPGE以多种视图显示LALR(1)分析器的数据结构,包括状态栈、符号栈、输入符号串、分析树和底层的自动机,支持LR分析动作的单步执行和断点调试.性能实验结果表明,VPGE比GNU的Bison有更快的分析器生成速度,从而提供了一个LALR(1)文法及分析器的快速交互式调试环境.

基于虚拟控制器的多任务断点调试器设计与实现

随着多任务控制器的出现及算法逻辑的复杂程度逐渐提高,常规的虚拟控制器难以实现多任务模拟,且逻辑调试方法单一,难以保证逻辑的正确性。提出一种多任务断点调试器设计方案,将运算任务抽象为结构实体,并定义运算任务运行状态,通过两级任务控制块控制任务状态转换过程,进而实现多运算任务调度及单步、单页、单指令、自定义断点等调试功能,方便获取逻辑运算过程中的任意断面数据。将多任务断点调试器集成于虚拟控制器中,经功能验证后应用于实际工程调试,提高了算法逻辑质量,降低了现场调试周期和调试成本,确保现场控制的可靠运行。

一种基于最小调试边界的断点自动生成技术

时至今日,调试仍然占据软件开发过程中近70%的时间;以断点的设置和检查为基础的传统交互式调试依旧是实际工作中最常用的错误定位手段.日常调试过程中,断点的选择和调试的效率主要依赖于调试人员自身的经验以及对所调试程序的理解程度.提出一种基于最小调试边界的断点自动生成方法.最小调试边界描述了一个由程序执行轨迹上一组轨迹点构成的结合.该集合具有对错误传播的阻隔性,以及所对应的程序状态规模最小化的特征.受益于最小调试边界(minimum debugging frontier set,简称MDFS)的错误阻隔性,一旦查明其上的程序状态是否符合设计预期,即可确定错误触发位置与该MDFS在程序执行轨迹上的先后顺序,将错误触发的范围限定在MDFS的一侧.而状态规模的最小化也减轻了用户检查断点处语句实例的开销.为评价断点质量,还制定了一组断点评价标准,用于考量断点与程序失效之间的关联性、断点本身的易判性以及对调试收敛的帮助.实验结果表明,采用该方法生成的断点具有检查开销低、加速调试收敛等优势;采用所提供的断点的调试流程,与基于经典错误定位方法的流程相比,能以更低的人工开销定位更多的错误.

程序调试、监测与性能分析的一体化工具

随着高性能芯片及高性能计算的应用，人们对调试器的要求不再仅局限于“正确性调试”，而是更进一步要求进行“性能调试”，即在正确性的基础上，通过对程序的细调而获得最佳性能．正确性调试和性能调试通常由独立的工具支持，这种模式已不能很好地支持高性能计算．介绍了一个为高性能ＳＩＭＤ芯片设计的同时具有正确性调试和性能调试功能的可视化工具．它集程序调试、行为监测和性能分析为一体，改善了高性能程序的开发周期。

LR(k)任意文法位置的断点调试方法

LR(k)文法能描述所有确定型上下文无关语言,广泛应用于各类分析器生成器中.传统的LR(k)文法断点调试方法仅支持在产生式右部末尾设置断点(后文简称尾部断点),不支持在产生式右部中间位置设置断点(后文简称中间断点),这给分析器的开发和调试带来了不便.文中提出了一种新颖的LR(k)文法断点调试方法,不但支持传统的尾部断点,还支持中间断点.该方法可显著增加可利用的断点数量,可以跟踪到更细粒度的文法成分,从而帮助用户更好地进行文法调试,降低分析器的开发难度.

嵌入式远程调试工具的研究与实现

在嵌入式软件开发中,调试是一个重要的环节,调试工具是衡量软件开发环境优劣的重要因素。本文对插桩方式的嵌入式远程调试工具进行了分析与研究,采用GNUgdb远程串口通信协议,通过软件接管目标系统的全部异常实现对目标程序的调试与跟踪,实现读/写内存与寄存器、设置断点、单步执行和继续执行功能,并应用于基于ARM的RTEMS嵌入式实时操作系统与应用程序的调试中。

基于断点调试的Visual C++6.0坐标变换教学实践

介绍了一种利用断点调试进行Visual C++6.0坐标变换教学的方法。通过在关键语句处设置断点,帮助学生观察视窗中同一位置逻辑坐标与设备坐标的不同,有助于他们对这一知识难点的掌握。

基于S12微控制单元的BDM调试系统

通过研究背景调试模式接口,设计实现一个基于S12系列微控制单元的调试系统,采用USB2.0接口实现PC和编程调试器的通信。该系统具有实时更新相关寄存器、存储器和变量值等功能,可以帮助用户快速定位和查找错误,并提供多个断点设置功能,为不同顺序结构的源程序提供高效的逐语句调试和逐过程调试。

CPU中可伸缩低开销的硬件调试器设计

介绍了一种基于JTAG的片上调试的低开销、可伸缩、支持“非侵入性”调试的硬件实现方法。该实现方法是通过在片上调试模块中引入一组映像寄存器,用于跟踪和设置CPU的状态。使用该方法避免了在CPU的关键路径上插入扫描链而限制了CPU性能提高的缺点。此外,本文还阐述了精确硬件断点的实现方法,调试模块实时监视数据地址总线和指令地址总线,当地址与预设值吻合时使CPU进入调试模式,该实现方法支持在程序全速运行时在断点处进入调试模式。本文所提出的方法已经在CK520嵌入式CPU中得到应用和证明。

一个实用的Ada源级调试器的设计和实现

Ada是美国国家军用标准编程语言。近年来,我国也开展了对Ada及其开发环境的研究工作。本文首先介绍高级语言开发环境中源级符号调试器的基本原理,然后给出了一个实用性的Ada源级调试器的设计和实现关键技术。

一种新的嵌入式处理器在线调试方法

针对嵌入式处理器在FPGA中的应用现状,通过引入通用的调试模块,实现了对没有调试接口的嵌入式处理器进行在线调试的功能。所设计的调试模块通过引入专用的调试中断及与之对应的调试服务程序实现一种处理器响应断点(breakpoint)的机制,并基于双端口RAM中一种巧妙的地址映射机制实现同时对多行代码设置断点的功能。实际的工程应用情况表明,新的调试方法扩展了对小型嵌入式处理器进行调试的手段,明显提高了开发效率。

一种低代价零开销SoC在线调试系统设计

设计和开发嵌入式系统及应用,片上调试系统必不可少.针对自主设计的PKU-DSP II系统芯片,设计了基于串口通信的在线调试系统.片上调试模块在处理器内部调试数据通道和流水线管理单元的支持下,实现了软件/硬件断点、单步、复位和在线程序下载调试功能,还开发了上位机调试软件和图形界面.精确的流水线控制技术和流水线误停的处理,使得调试系统具有零时序开销的优点.FPGA原型验证结果表明设计功能正确,在不降低原有系统性能的前提下,增加调试功能后硬件资源增加小于3%.

针对ARM SoC的Angel调试监控器实现与移植

本文阐述利用Angel目标监控程序构建一个有效而低成本的嵌入式系统调试方案,提高自主开发GarfieldSoC系统方案的竞争力。首先从Angel原理入手,介绍调试系统的宿主机和Angel之间的ADP通信协议以及利用开源调试器GDB建立调试环境的方法。然后以软件断点为例剖析了Angel调试的具体实现,并且阐述将Angel移植到自主设计的SoC上的过程。此方法已成功应用于GarfieldSoC平台。

一种基于虚拟机Handler动态加解密的软件保护方法及实现

考虑到Handler序列为逆向分析者的重点攻击对象。针对Handler指令序列的内存转储分析以及起始和终止点的断点分析,提出一种基于虚拟机Handler动态加解密的软件保护方法,在基于虚拟机的软件保护方法上,增加加密和解密代码模块,并将所有Handler进行加密保存。当程序执行到某个Handler时,先将加密过的Handler进行解密并执行,执行完成后再次对其进行加密,直到所有Handler序列执行结束。实验和分析表明:该方法能够有效防止攻击者对于Handler的起始和终止位置进行断点调试分析和内存转储分析。

一种面向通用众核CPU的软件调试器设计

近年来,众核处理器技术飞速发展,而面向该体系架构的软件调试技术相对滞后。针对众核平台上软件调试的特点,提出了一种一对多的软件调试模型,基于开源调试器gdb,设计了指令移位断点算法。该设计克服了硬件断点数量的限制,提升了异常定位的精确度,改善了软件调试器的易用性。最后通过实例对采用该设计的软件调试器进行了验证。结果表明,该设计能够有效解决众核程序的调试问题,提高软件调试器的执行效率,帮助程序员快速定位软件错误。