45nm芯片铜互连结构低k介质层热应力分析

采用铜互连工艺的先进芯片在封装过程中,铜互连结构中比较脆弱的低介电常数(k)介质层,容易因受到较高的热机械应力而发生失效破坏,出现芯片封装交互作用(CPI)影响问题。采用有限元子模型的方法,整体模型中引入等效层简化微小结构,对45 nm工艺芯片进行三维热应力分析。用该方法研究了芯片在倒装回流焊过程中,聚酰亚胺(PI)开口、铜柱直径、焊料高度和Ni层厚度对芯片Cu/低k互连结构低k介质层应力的影响。分析结果显示,互连结构中间层中低k介质受到的应力较大,易出现失效,与报道的实验结果一致;上述四个因素对芯片低k介质中应力影响程度的排序为:焊料高度>PI开口>铜柱直径>Ni层厚度。

40 nm工艺芯片中低k介质剪切失效分析

90 nm节点及以下的芯片在回流组装中,材料热失配引起的凸点剪切易导致低介电常数（k）布线介质层中发生断裂失效,即芯片封装交互影响问题。通过单个凸点的剪切试验,结合凸点下方的布线层失效分析,评估芯片布线层可靠性;并采用有限元分析方法对一款40 nm节点芯片的凸点进行剪切模拟,用子模型分析了凸点受剪切时,布线层中微裂纹的裂尖能量释放率（ERR）随剪切高度、剪切力和微裂纹长度的变化。研究结果表明：模拟与试验结果相符,裂尖ERR随剪切高度、剪切力、微裂纹长度的增加而升高,降低凸点剪切高度有利于减小低k材料断裂的可能性。