轨道交通装备制造企业的RAMS体系分析

本文以轨道交通装备制造企业RAMS体系为研究对象,论述了建立RAMS体系的必要性,分析了轨道交通装备制造企业RAMS体系管理组织、体系文件和审核等要素,对轨道交通装备制造企业RAMS体系落实情况进行了简要分析,为轨道交通装备制造企业完善RAMS体系、建立切实有效的执行方法提供了参考。

DRAM芯片的最新研制进展与发展趋势

介绍了动态随机存取存储器(DRAM)的最新制造技术、0.1μm特征尺寸理论极限的突破和相关新技术的进展,并展望了3种非易失性随机存取存储器(NVRAM),如FRAM、相变RAM、MRAM和BiCMOS技术的开发前景与发展趋势。

基于改进平方根无迹粒子滤波的RAM类目标跟踪

RAM类目标运动复杂,对跟踪系统提出了更高的要求。针对粒子滤波在解决RAM类目标跟踪过程中存在的粒子退化等问题,通过无迹变换计算得出后验概率密度函数充当粒子滤波的先验概率密度函数,提高后验概率密度函数拟合程度,最终提高粒子的有效性。同时,在无迹变换过程中采用qr分解取代部分Cholesky分解,使输出信号方差矩阵保持非负性。最后,针对一段RAM类目标轨迹建立动力学模型,通过Matlab进行仿真,验证了该算法的有效性。

浸没燃烧式气化器SCV的RAM分析及可用度优化

浸没燃烧式气化器(SCV)是液化天然气LNG应急调峰站的关键核心系统,系统中出现设备故障会导致天然气供应中断,将造成显著社会影响与生产损失。为了评估SCV系统的生产性能及提高运行稳定性,提出并建立SCV-RAM分析模型,应用蒙特卡洛模拟仿真定量辨识SCV的瓶颈单元设备并针对性设计改进方案。结果表明,SCV系统易发生故障的单元按贡献度依次分别是:助燃空气单元、循环冷却水单元,其中导致系统不可用度增大的具体关键设备为水泵、电机以及鼓风机。据此对关键设备的预防性维修间隔进行优化,SCV系统的全寿命周期统计可用度从90.17%提高到94.93%,总停机时间减少了3478h。分析结果有助于优化SCV系统的维修资源分配,为实现SCV系统长周期稳定运行提供技术支持。

多腔梯度序贯充压联合Caprini RAM量表指导下的康复方案对肺癌患者术后深静脉血栓的影响

目的探讨多腔梯度序贯充压联合Caprini RAM量表指导下的康复方案对肺癌患者术后深静脉血栓的影响。方法选择2020年1月-2023年1月我院收治的肺癌患者150例,将2020年1月-2021年12月收治的75例患者列为常规组,2022年1月-2023年1月收治的75例患者列为观察组。常规组实施多腔梯度序贯充压治疗与传统护理,观察组实施多腔梯度序贯充压联合Caprini RAM量表指导下的康复方案。观察两组DVT预防知识、结局相关指标和护理满意度。结果观察组干预后DVT预防知识得分明显高于常规组,患者下肢DVT发生率、D-二聚体、下肢周径差均明显低于常规组,住院时间短于常规组(P<0.05),观察组护理满意度明显高于常规组(P<0.05)。结论多腔梯度序贯充压联合Caprini RAM量表指导下的康复方案可提高肺癌患者术后DVT预防知识水平,促进康复进程,提升患者满意度。

非易失性RAM将取代SRAM和NOR闪存

FRAM（铁电存储器）、MRAM（磁阻存储器）和PRAM（相变存储器）等非易失性RAM相继上市，它们兼具DRAM和SRAM的高速性以及闪存和EEPROM的非易失性（见图1）。这类存储器产品的写入时间很短，

RAM技术及其产品的发展和应用

随着CPU的主频超越千兆赫，存储器技术逐渐成为计算机内部体系结构性能的瓶颈。如果配置足够容量的高速存储器，较低主频的CPU的运行速度完全可以超过较高主频的CPU。文章对RAM技术及其常规产品进行了充分的研究和探讨，并将研究的注意力主要集中在增加动态RAM的带宽技术上。

基于FPGA的异步双端口RAM芯片原型验证研究

为保证芯片功能符合预期,提高流片成功率,异步双端口RAM芯片设计在流片前进行充分的功能验证,其中FPGA原型验证能够重现芯片的实际工作环境,以此验证芯片设计的有效性。基于FPGA的异步双端口RAM芯片原型验证根据芯片定义,选择使用Intel公司的10M40DCF256FPGA为核心硬件搭建FPGA原型验证平台,在平台上通过完成从ASIC到FPGA的代码移植实现芯片原型,然后根据设计需求编写测试程序实现对该芯片的FPGA原型验证。测试结果均符合预期,表明异步双端口RAM芯片的功能符合设计需求,避免项目时间和资金成本的额外增加。

基于FPGA的四口RAM设计与实现

为了满足并行系统能够高效进行大量数据传输和交换的实时性要求,设计并实现了基于FPGA的四口RAM。四口RAM由1个双口RAM模块、4个缓存模块和2个控制模块构成。双口RAM作为四口RAM的存储实体。缓存模块是外部多处理器与双口RAM之间接口数据缓冲,由3个FIFO构成,分别缓存外部多处理器的读写命令、地址和数据。控制模块由有限状态机实现,通过分时读取4个缓存模块,完成对双口RAM的读写操作,实现四口RAM功能。软件测试和具体项目的应用表明,系统功能正常,此方法具有可行性和有效性。

用SDRAM在高速数据采集和存储系统中实现海量缓存

SDRAM作为大容量存储器在高速数据处理系统中具有很大的应用价值。详细介绍了SDRAM的存储体结构、接口信号和操作方法 ,结合实际系统设计给出了使用大规模集成电路FPGA实现的硬件接口 ,并分析了操作SDRAM时的状态转移过程。

新型NVRAM将成为下一代的主流内存

本文介绍了铁电RAM(FRAM)、磁阻RAM(MRAM)和相变RAM(PRAM)等三种新型非易失性随机存取存储器(NVRAM)的当前发展动态和未来发展方向。

浅析基于RAMS的轨道交通车辆状态评估方法

随着轨道交通的快速发展,对其关键部件可靠性、可用性、安全性以及维修性的评估方法提出了更高的要求。因此提出了基于RAMS的轨道交通车辆状态评估方法,应用RAMS对关键部件进行状态评估,其中利用安全性确定部件维修方式,可靠性确定部件维修时间间隔,可用性判断部件维修状态。

基于双口RAM接收并处理1553B总线数据的方法研究

为了保证主机板和1553B板通过双口RAM(Random Access Memory,随机存取存储器)进行1553B总线通信时的正确性和可靠性,提出了一种利用双口RAM接收并处理1553B总线数据的方法,用于实现1553B的BC(Bus Controller,总线控制器)功能。该方法对双口RAM中的地址按照子地址号进行地址分配,通过建立相同子地址序号的数据链表和建立环形缓冲区,完美解决了发送BC→RT(Remote Terminal,远程终端)报文时相同子地址数据覆盖和主机端发送的子地址序号顺序与1553B板端发送的子地址序号顺序不一致等问题。

基于FPGA的SDRAM读写双口控制器设计

在研究了SDRAM工作特性的基础上,提出了利用FPGA将单片SDRAM作为乒乓RAM的双口接口设计。采用ALTERA公司的EP1C6Q240C8和HYNIX的HY57V161610DTC-8,将FPGA作为主控制器,并在其中配置两块RAM分别作为SDRAM的输入、输出缓冲区。前者接收外设慢速数据流,经处理后写入到SDRAM,后者读取SDRAM中数据,为外围高速设备提供高速数据流。高速数据流按自定义数据包间续发送,在此间隔中执行慢速数据流写入SDRAM和自动刷新SDRAM的操作。

基于多总线的双口RAM技术在机器人中的应用

介绍了在实时机器人多任务控制系统中，双口RAM技术的三种组成方案，着重叙述了基于多总线的双目RAM方案。同时阐述了多总线双口RAM的地址伪映射原理、仲裁逻辑原理和组成。最后给出了在智能机器人系统中双口RAM技术的应用实例。

基于FPGA的双口RAM在信号采集中的应用

应用FPGA技术构造双口RAM,实现了高速信号采集系统中的海量数据存储和时钟匹配,功能仿真验证了设计的正确性。

轨道交通车辆系统RAMS管理技术应用研讨

轨道交通是人们交通出行的主要方式之一,同时也是交通事业建设的重点内容,如何保证轨道交通车辆安全运行,做好车辆系统安全管理至关重要。RAMS管理属于主动性隐患管理工具,将其投入到轨道交通车辆系统中,能够及时发现和消除安全隐患,最大程度上提升轨道交通车辆安全性和可靠性。尽管当前国内多数轨道交通车辆系统中开始运用RAMS管理进行可靠性、安全性管理,但却面临着相关主体单位的RAMS管理意识薄弱的问题,种种问题还有待进一步完善。本文就轨道交通车辆系统RAMS管理技术应用情况展开分析,并分析轨道交通车辆安全性、可靠性和可维修性内容,提出合理的控制手段付诸实践。

RAMS管理探究

从建设资源节约型、环境友好型社会、发展低碳经济、循环经济的内涵与意义出发,RAMS理论方法与管理作为全面质量管理的组成部分及其新进展,大有用武之地,并引起高度重视。基于低碳经济、循环经济的不断发展,RAMS理论方法与管理更具理论和实际意义,从而受到广泛关注。为此,本文以作者的粗浅认识与初步研究为基础,首先介绍可靠性(Reliability)、可用性(Availability)、维修性(Maintainability)与安全性(Safety)的定义内涵及其密切关系,然后探讨RAMS管理的组成内容与实际应用。

SDRAM控制器在数据采集中的应用

介绍了SDRAM的结构和控制时序特点。阐明基于FPGA的SDRAM控制器在多通道数据采集中的关键技术。给出SDRAM的控制命令以及多通路数据采集中的FPGA和SDRAM接口设计, 并且引入仲裁机制和状态机,发挥可编程逻辑器件的速度灵活及高集成度的特点,实现了快速高效地控制SDRAM完成大容量数据的存储。

SoC中的伪双口RAM优化设计方法及应用

针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法.该方法将SoC中的TP RAM替换成SP RAM,并在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,以保持对外接口不变.将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPM工艺成功流片,die size为10.7 mm×11.9 mm,功耗为17.2 W.测试结果表明,优化后的RAM面积减少了24.4%,功耗降低了39%.