双界面智能卡芯片模拟前端ESD设计

双界面智能卡芯片静电放电(ESD)可靠性的关键是模拟前端(AFE)模块的ESD可靠性设计,如果按照代工厂发布的ESD设计规则设计,AFE模块的版图面积将非常大。针对双界面智能卡芯片AFE电路结构特点和失效机理,设计了一系列ESD测试结构。通过对这些结构的流片和测试分析,研究了器件设计参数和电路设计结构对双界面智能卡芯片ESD性能的影响。定制了适用于双界面智能卡芯片AFE模块设计的ESD设计规则,实现对ESD器件和AFE内核电路敏感结构的面积优化,最终成功缩小了AFE版图面积,降低了芯片加工成本,并且芯片通过了8 000 V人体模型(HBM)ESD测试。

智能卡芯片产品失效分析样品制备技术

以智能卡芯片产品为例,介绍了四类失效分析样品制备技术,可用于指导失效分析制样种类选取和制样方法选取,能够满足大部分的失效分析制样需求。

一种用于USB设备自动热插拔的多通道检测系统设计

鉴于人工热插拔实验效率低下,难以评估USB设备的热插拔特性,设计了一种USB设备自动热插拔检测系统,用于评估不同应用场景下的USB热插拔特性。给出了该系统的硬件结构和软件流程。在实验室进行了验证,结果表明:该系统能够高效地考核USB接口设备的热插拔性能。

WLAN产品中低噪声时钟产生电路设计技巧

WLAN产品中的低噪声时钟产生电路主要通过锁相环(PLL)来实现的,对PLL从线性系统角度进行分析与推导,给出一种从实践中总结出的优化环路参数的方法-噪声贡献分析法,通过噪声贡献大小有针对性地对PLL系统中各模块的参数进行优化,从而实现低噪声目标。通过在TSMC 65 nm工艺流片和测试,时钟的RMS噪声小于5 ps,总功耗小于6 mW,面积0.25mm^2,达到行业较好水平。

基于电信智能卡芯片应用场景的闪存耐久力测试方法

半导体制造工艺不断发展和特征尺寸缩小给闪存可靠性带来挑战。闪存可靠性测试与评价越来越重要。闪存可靠性测试是智能卡芯片可靠性测试中的关键测试。本文介绍了电信智能卡芯片在应用场景下的闪存耐久力测试方法。

基于有限元模型的IC卡芯片受力分析研究

在智能卡三轮测试中,失效表现为芯片受损,本文基于有限元模型来研究智能IC卡(Integrated circuit card)芯片受力分析与强度提升方法,针对其结构尺寸参数变化时对芯片的机械强度影响做了相关有限元仿真,分析芯片的受力情况,从芯片大小、芯片厚度、芯片偏转角度、EMC层厚度、PVC厚度、Lead frame厚度、芯片粘接胶厚七个因素,对比了IC卡单因素尺寸参数变化对芯片应力的影响,并依据正交设计表分析IC卡的七个因素的参数变化时芯片的受力情况,得到EMC层厚度、Lead frame和PVC卡片厚度的变化对芯片承受的最大应力影响显著,且随着这三个部件厚度的增加芯片所受最大应力减小的结论,为有效提升IC卡芯片的机械强度提供了方法。

支持掉电数据随机化的FLASH仿真器设计

本文提出了一种支持掉电数据随机化的FLASH仿真器设计,通过增加高压期间接口掉电检测、擦写数据随机化等功能,实现了FLASH在高压期间接口掉电写入随机数据的功能。本设计支持FLASH擦、写、读基本操作,满足FLASH擦写后的三种数据情况的软件测试需求。本设计支持芯片的软硬件协同开发,方便程序调试和接口掉电功能测试,提高了软件开发和测试效率。

物联网、车规安全芯片的电压干扰毛刺模型

物联网、车规安全芯片属于CPU类芯片,CPU类芯片遇到通讯干扰时,会出现随机性的数据破坏。采用什么样的电压毛刺干扰模型,才能达到通讯干扰测试目的,这是物联网、车规安全芯片在通讯干扰测试时,需要研究的问题。本文就物联网、车规安全芯片通讯干扰测试时采用的电压毛刺干扰模型,进行初步探讨。

一种在SIM仿真器上实现SWP协议的电路设计

本文提出了一种在SIM仿真器上实现SWP协议的电路设计,包括:开关单元SW1、开关单元SW2和可调电阻R,实现了将SWP协议仿真器输出电压S2’转换为CLF控制器输入电流S2的功能,实现了将CLF控制器输出电压S1转换为SWP协议仿真器电压S1’的功能,能正确实现CLF控制器与SIM仿真器之间的全双工通信;实现了SWP协议对S2电流的要求,满足L态(0~20uA)和H态(600uA~1000uA)的要求;支持CLF控制器的SWPIO信号0V~6.0V的电压变化范围。本设计支持芯片的软硬件协同开发,方便程序调试和SWP接口功能测试,提高了软件开发和测试效率。

一种I2C异步低功耗唤醒电路

芯片设计中,为了降低芯片功耗,会将芯片划分为多个电源域。在芯片进入低功耗模式时,将不工作的电源域掉电,仅保留必须的电源域带电,达到降低芯片功耗的目的。芯片进入低功耗模式后,主机要和芯片通信,需要先将芯片退出低功耗模式,然后才能正常通信。I2C作为主机和芯片间常用的通信的接口,是一种常用的芯片退低功耗模式唤醒源。常用的I2C唤醒电路中,采用同步电路方式,需要额外的一个高频时钟,用来采样SDA和SCL信号,识别到I2C的起始信号后,唤醒芯片。这种同步唤醒电路,高频采样时钟在低功耗模式期间需要一直工作,增加了唤醒电路的功耗,同时由于只检测START信号,会存在误唤醒的情况。本文介绍了一种I2C异步唤醒电路,该电路不需要高频时钟,也可避免误唤醒的发生。

车规级芯片信息安全温度干扰测试模型研究

随着新能源汽车电动化、网联化、智能化的发展,车规芯片的信息安全问题越来越重要。其中温度影响是芯片信息安全不可忽视的因素,然而此领域目前还没有成熟的评价方法,本文探索性地分析了温度对芯片的干扰机理,对电气性能、安全性能的影响,结合实际需求,选择关联影响参数,设计了一种有效的安全芯片温度度量测试模型。测试结果表明,该测试模型能够反映温度对芯片信息安全的影响,直观体现车规芯片与非车规芯片性能差异。

符合AEC-Q100标准的车规级芯片筛选测试方法研究

随着新能源以及无人驾驶汽车的迅速发展,车规级芯片的作用愈加重要。本文介绍了符合AEC-Q100标准的车规级芯片筛选方法,首先对AEC-Q100汽车芯片质量标准体系进行概述。之后详细介绍了符合AEC-Q001和AEC-Q002标准的基于统计学的筛选方法,以及基于空间位置的异常点检测方法,分别介绍了在晶圆测试和封装测试阶段的筛选流程。该方法已成功应用于车规级芯片筛选测试当中。

Flash加解密技术

随着信息技术的发展,数据安全显得愈发重要,为了保证数据安全,数据加解密应用日益广泛。Flash作为数据存储的载体,Flash中的数据安全的重要性不言而喻,而由于Flash存储结构的特殊性,其在擦除后的每一bit的默认值都是固定为‘1’,而应用数据加密算法后,某些数据‘0’经加密后的结果也为‘1’,这些‘1’写入Flash中后,读Flash时,读出的数据送往解密电路解密,而解密电路是无法区分收到的数据‘1’是Flash的默认值,还是‘0’加密后产生的‘1’,对于某些应用,这两种‘1’的物理含义是不一样的。针对这一特性,本文介绍了一种特殊的加解密技术,可以实现区分两者的目的,达到对应用的完美支持。

支持非接触时钟自适应功能测试的仿真器设计

本文提出了一种支持非接触时钟自适应功能测试的仿真器设计,仿真器通过仿真器管理模块和仿真器硬件实现能量通路选择和能量变化控制,提供给芯片仿真模块变化的能量,以实现芯片时钟自适应功能的测试。本设计支持非接触接口正常通信功能,同时支持能量随机变化的时钟自适应功能测试。通过仿真器内部控制能量大小的变化,不需要人工或自动装置移动设备来改变能量的大小,操作简便节约成本,提高了开发和测试效率。

开发工具SWD仿真环境设计

针对如何快速仿真复现芯片SWD接口板级调试问题,本文提出了基于UVM技术的开发工具SWD仿真环境设计。通过对仿真环境的结构设计、组件、目录、文件列表、仿真环境搭建进行详细描述,并对仿真环境的使用方法和项目应用进行说明,展现了SWD仿真环境的功能和设计细节。本仿真环境基于芯片SWD仿真环境进行了二次开发及功能扩展,实现了调试流程功能Task的模块化设计,仿真Case设计简单,有利于SWD板级问题相关调试流程的搭建复现,并提供了丰富的问题定位方法,极大提升SWD接口验证效率。

芯片短路失效分析注意点

对芯片内部短路失效,可以使用EMMI和OBIRCH测试进行定位,但又不能完全采用常规的失效分析方法,本文就芯片内部短路失效注意点进行详细剖析。

一种单总线接口逻辑芯片验证方法

单总线接口逻辑芯片的每项命令功能运行,必须通过单总线接口实现,所以单总线接口的通信稳定性、健壮性尤为重要,本文介绍一种既能够对逻辑芯片单总线接口各种边界时序的通信稳定性进行验证,也能够对逻辑芯片的所有命令功能进行验证的验证方法。本文中的单总线接口边界时序验证遍历了Start信号边界和0/1信号边界的所有组合;本文采用了分层设计的结构,同时,验证命令的运行方式既验证了用户实际使用场景,也验证了各条命令间的逻辑联系,还能够实现长时间稳定性验证。

基于FPGA数据采集的USBKey安全评估系统设计与实现

USBKey具有硬件加密功能,目前广泛应用在软件版权保护、网银支付、智能家居等重要场所,因此,对其安全性能的评估是十分重要的;基于FPGA数据采集的评估系统正是实现USBkey的安全性能评估的,同时在一定程度上弥补了现有的USBKey安全性能评估方法的缺点;该系统使用USBHUB连接PC机和USBkey,同时采用FPGA采集并解析USB数据包,这不但能够精确地捕获USBKey在进行算法调用时产生的功耗波形图,还能实现启动攻击设备和功耗采集设备时间和USB进行安全运算的时间的精确匹配,从而实现高效率地评估USBKey的安全性能;该系统已在实验室进行了验证,结果表明该系统的评估效果好,成功率高。

基于阈值电压测试对Flash进行工程筛选及性能评估的方法

随着半导体技术的发展,对flash存储芯片的需求也在日益增加。本文介绍了一种pflash存储器的基本原理及其阈值电压的概念。详细介绍了对其阈值电压进行工程筛选的方法。研究了使用先进的自动化测试设备,通过阈值电压的测量,对flash器件的性能进行评估的方法。这些方法已成功运用于对flash器件的筛选和性能评估中。

调试功能仿真及验证平台设计

本文档针对ARMCPU芯片,介绍了支持双核CPU芯片调试功能仿真平台和验证平台的设计及实现方法。调试功能仿真平台主要由验证脚本和Debug Driver程序组成;调试功能验证平台是基于仿真平台进行设计,直接使用仿真平台的Debug Driver程序,由MCU中验证程序替代仿真验证脚本的功能,使用验证设计更加灵活、全面。本文重点介绍了两个平台的结构设计,控制及调试接口,以及双核CPU调试功能设计。本设计有力保证了芯片验证质量,可以很快定位调试接口的相关问题,提升芯片开发及验证的效率。