MEMS陀螺仪高精度低噪声检测电路设计

为满足电容式MEMS陀螺仪低噪声,高精度的检测需求,设计了一款基于开关电容结构的全差分检测电路,主要包括电容检测和数字量化处理两部分。电容检测电路采用离散时间电容电压(C/V)转换方案,提出将高频载波调制和相关双采样技术相结合的方式,有效降低了低频噪声的干扰。量化电路采用一款4阶4 bit单环前馈结构的带通ΔΣ调制器,输入信号前馈通路的引入提高了系统的稳定性,内部多位量化器有效提高了信噪比。系统在保持低功耗的同时实现了高精度输出。基于0.18μm BCD工艺,在5 V电源电压下,对整体电路进行仿真验证。仿真结果表明,检测电路灵敏度可以实现10 m V/f F,在谐振频率5 k Hz处,等效输入电容噪声为■。最终在100 Hz带宽范围内,读出信号量化精度可以达到15 bits。与传统的MEMS陀螺仪检测电路相比,该电路具有更低的噪声和更高的量化精度,能够满足高精度检测应用需求。

GM-APD阵列高精度像素读出电路设计

提出并设计了一种适用于激光3D成像的盖革模式雪崩光电二极管(Geiger-mode avalanche photodiode,GM-APD)阵列像素读出电路。基于飞行时间(time-of-flight,TOF)原理,像素读出电路主要由两部分组成:有源淬火电路(active quenching circuit,AQC)和时间数字转换器(time-to-digital converter,TDC)。所采用的TDC是粗细结合的两段式计数方式,成功实现了时钟频率和时间分辨率间的折中。基于内插技术,由粗计数的线性反馈移位寄存器和细计数的延时线型TDC共同实现了高达18-bit的动态范围。同时两者的时钟频率分别降低至250 MHz和500 MHz,分别是常规设计频率的1/20和1/10,大大降低了设计和应用难度。电路采用SMIC 0.18μm工艺设计,后仿结果显示达到了200 ps的高精度时间分辨率,对应的距离分辨率为3 cm,完全能够满足3 km激光3D成像中的测距要求。像素电路版图面积小于50×95μm2,总功耗为0.89 m W,具有小面积和低功耗的优势。

机载激光雷达回波形心算法修正及硬件验证

针对推扫式机载激光雷达系统实时探测、回波信号微弱等特点,基于常见高斯回波波形,研究高效、精确、易于硬件设计的回波时刻提取算法,实现高精度距离探测.本文通过分析传统波形形心算法的精度及存在的问题,为降低硬件实现时数据精度受损、噪声干扰等对算法的影响,提出一种基于中位数法修正的形心算法,可有效减弱算法硬件实现时的形心分层现象,并利用MATLAB建立数学模型进行仿真实验.结果表明,与传统形心算法以及高斯拟合算法相比,此算法具有较好的稳健性,在信噪比为5 d B时,测时精度可达到0.5 ns,与传统形心算法相比,精度提高了45%,信噪比较高时精度高于高斯拟合算法,可实现0.01 ns理论精度.该修正算法简洁高效,在不增加系统复杂度的前提下,可对形心计算结果做出实时判断与修正.由于算法运算简单,适于向FPGA平台进行移植.该算法已用于推扫式激光雷达系统的信息处理电路,通过基于FPGA的板级测试,验证了理论分析的正确性,可实现±7.5 cm的测距精度,且满足实际应用中对实时性的要求.

基于RO硬件木马检测的工艺偏差校正方法

针对基于环形振荡器(ring oscillator,RO)的硬件木马检测方法受到工艺偏差的严重影响,导致木马检测准确度降低的问题,提出了一种新的针对RO硬件木马检测进行工艺偏差校正的方法.首先,根据硬件木马和工艺偏差对芯片供电电压变化的不同反应特性,改变测试数据中两者所占的比重,获取大致工艺偏差影响范围,然后削弱测试数据中工艺偏差的影响,突出和显化硬件木马的影响,最后通过马氏距离以及欧式距离等判别方法识别出硬件木马.利用现场可编程门阵列(field-programmable gate array,FPGA)测试平台进行了实验验证,数据处理结果表明,在0.61%,片内工艺偏差下可以有效检测出工艺偏差校正前无法识别的硬件木马,木马电路的大小等效为44个与非门.并且提出的方法可以扩展应用于包含片内工艺偏差的情况.

一种高度并行的卷积神经网络加速器设计方法

为实现卷积神经网络数据的高度并行传输与计算,生成高效的硬件加速器设计方案,提出了一种基于数据对齐并行处理、多卷积核并行计算的硬件架构设计和探索方法.该方法首先根据输入图像尺寸对数据进行对齐预处理,实现数据层面的高度并行传输与计算,以提高加速器的数据传输和计算速度,并适应多种尺寸的输入图像;采用多卷积核并行计算方法,使不同的卷积核可同时对输入图片进行卷积,以实现卷积核层面的并行计算;基于该方法建立硬件资源与性能的数学模型,通过数值求解,获得性能与资源协同优化的高效卷积神经网络硬件架构方案.实验结果表明:所提出的方法,在Xilinx Zynq XC7Z045上实现的基于16位定点数的SSD网络(single shot multibox detector network)模型在175 MHz的时钟频率下,吞吐量可以达到44.59帧/s,整板功耗为9.72 W,能效为31.54 GOP/(s·W);与实现同一网络的中央处理器(CPU)和图形处理器(GPU)相比,功耗分别降低85.1%与93.9%;与现有的其他卷积神经网络硬件加速器设计相比,能效提升20%~60%,更适用于低功耗嵌入式应用场合.

结合高分辨率TDC的单光子探测系统设计

针对时间数字转换器(time-to-digital converter,TDC)的时间分辨率和测量误差相互制约,单光子探测系统工作频率低、测量死时间长等问题,设计了一款用于荧光寿命成像的高速单光子探测系统.该系统集成了一个6×6单光子雪崩二极管(single photon avalanche diode,SPAD)阵列和一个两级结构的TDC.其中,SPAD之间相互并联以增大感光面积;淬灭电路自动控制两条放电支路,减小测量死时间的同时降低了后脉冲效应;TDC采用两级结构同时实现了高分辨率和大动态范围,其中第2级TDC采用三通道游标结构有效降低了测量误差;存储器将时间测量结果暂存在对应的地址中,测量结束后由串口电路按地址顺序读出到上位机中处理.该系统基于TSMC 0.18μm CMOS工艺仿真验证,芯片整体面积为2800μm×1800μm.仿真结果表明:SPAD的击穿电压约为11.3 V,雪崩电流约为10-3 A,淬灭电路的死时间约为40 ns;TDC的时间分辨率为30 ps,动态范围为241 ns;整个系统在526 MHz时钟频率下对两个荧光信号进行检测,测量误差均小于10 ps.

二极管型红外探测器数字输出型读出电路

为实现红外焦平面数字化输出,设计了一款片上集成行列级读出电路,适应于SOI(silicon on insulator)二极管型非制冷红外探测器阵列.读出电路包括一个连续时间增量型二阶sigma-delta调制器和一个输出缓冲器,其中二阶sigma-delta调制器包括跨导模块、跨导运算放大器构成的积分器模块、电流型DAC反馈模块以及比较器.基于此提出的读出电路架构,采用直接数字量化的方式,完全省去了前端模拟放大单元电路.利用连续时间增量型二阶sigma-delta调制器对输入信号驱动要求低的特点,该电路可直接处理SOI二极管型红外探测器输出的相对微弱的电压信号,并输出数字信号.基于SMIC 0.35μm CMOS工艺对电路进行了设计并流片验证,供电电压5 V,读出电路版图通道宽度小于30μm,适应探测器像素尺寸.测试结果表明, 60帧频读出时,读出性能良好,输出噪声9μV,单通道功耗450μW,面积0.092 mm^2.该读出电路相比于普通片上集成行列级读出电路,减小了面积和功耗,简化了整个红外成像系统,适用于低功耗、低噪声、高集成度的大面阵数字化红外传感器成像系统.