基于申威平台运行时电源管理研究

运行时的电源管理,是一种在系统运行过程中根据系统负载情况和相应策略,动态控制系统功耗的技术。当前,申威国产处理器平台未能实现该特性,仅支持手动调节处理器频率。为解决该问题,在申威平台上实现了运行时电源管理模型(swDFCS),该模型可以根据负载变化,实时调整处理器的频率和核数,在降低能耗的同时保证了性能需求。实验数据表明,该模型能够以极小的性能损失换取15%的能耗降低,为国产申威平台下软硬件协同的电源管理研究提供参考,提升申威平台在低功耗场景下的适应性。

国家信创背景下无锡打造世界级集成电路产业集群的发展路径研究

本文对无锡集成电路产业发展现状进行分析,探讨其产业发展的优势与存在的问题,以无锡打造世界级集成电路产业集群为目标,基于国家信创背景,提出培育发展设计业、提升特色加工制造能力、提升产业核心竞争力、完善公共服务平台、培育创新型产业集群等对策,为无锡集成电路产业集群的发展提供新思路。

二进制翻译技术综述

随着信息技术的快速发展,涌现出各种新型处理器体系结构.新的体系结构出现为处理器多样化发展带来机遇的同时也提出了巨大挑战,需要兼容运行已有软件,确保较为丰富的软件生态群.但要在短期内从源码编译构建大量生态软件并非易事,二进制翻译作为一种直接从二进制层面迁移可执行代码技术,支持跨平台软件兼容运行,既扩大了软件生态群,又有效降低了应用程序与硬件之间的耦合度.近年来,二进制翻译技术研究取得了较大进展.为总结现有成果并分析存在的不足,首先介绍二进制翻译技术的分类以及典型的二进制翻译系统,之后从指令翻译方法、关键问题研究、优化技术等方面分别进行分析总结,接着阐述二进制翻译技术的核心应用领域,最后对二进制翻译技术的潜在研究方向进行展望.

基于嵌入式GPU的pyramid LK光流法高速计算方法研究

在嵌入式计算平台上实现双向约束LK金字塔高精度光流的实时计算,是该算法能否应用于自动驾驶等场景的重要影响因素。为了实现该目的,提出了基于网格划分的特征提取方法及新的双向约束方法;然后设计了动态窗口的金字塔模型,解决了光流计算过程中的负载不均衡问题;最后通过降低计算位宽,使得整体性能获得进一步提升。实验结果表明:在Jetson TX2上,针对真实场景所用的720P视频,所提出方法的性能比OpenCV的GPU版本提升了4.1倍,达到30 fps以上;将采用该方法的SLAM系统成功应用于车载场景并在真实环境中测试,使得系统的性能达到了28 fps。新方法有效地提升了位姿和点云的精度,较好地满足了车载场景的实时处理需求。

基于申威平台的低轨卫星仿真系统移植适配研究

随着近年来网络安全事件频繁发生,系统安全问题逐步成为遏制国家科学技术进步的巨大威胁。为了加紧落实国家信息安全自主可控战略,不断推动航空航天领域的信息安全建设,针对低轨卫星仿真现状提出了一个适时可行的国产平台移植实施方案,基于国产轻量级容器云平台移植和优化低轨卫星仿真及控制系统,并把仿真和控制系统迁移到国产容器集群环境,结合国产容器集群研究低轨卫星的仿真和控制模型,通过模型试验证明低轨卫星仿真系统在国产申威平台上稳定运转的可靠性,力争为航空航天领域的多类型应用系统向国产平台迁移提供借鉴。

基于SW64E自主指令集的TH-1 SoC研究与设计

为了填补SW在低功耗管理核心方面的空白,基于SW64E自主指令集,遵循简单高效的原则,研究设计了一款低功耗嵌入式太湖-1(TH-1)SoC。围绕TH-1 SoC,进一步设计了由AXI总线、APB总线、UART通用串行总线、SPI MASTER控制器、SRAM/DDR4控制器和时钟复位模块组成的TH-1 SoC最小系统。利用TH-1 SoC原型系统,不仅验证了TH-1 SoC的正确性,而且为TH-1 SoC在低功耗嵌入式应用领域奠定了基础。

基于申威NMII的锁死故障监测与诊断

国产申威处理器的不可屏蔽核间中断(NMII)具有必须由某一核心主动发起的特性,导致目前无法适用Linux通用的锁死故障监测算法,严重情况下将影响关键领域的数据处理。针对该问题设计适用于申威架构的锁死故障监测与诊断系统。采用链式结构发送NMII请求,结合定时器事件和内核线程进行锁死时间戳检查,实现系统内单核心的软锁死与硬锁死监测;基于故障容错机制,采用主从式结构监测所有核心状态,当主核心发生故障时,执行容错措施并迁移主核心,实现系统内多核心故障的锁死监测;设计基于NMII的任务模型,实现锁死故障核心的诊断信息输出并扩展NMII应用场景。测试结果表明,所提算法在低与高故障风险下均可实现锁死故障的准确检出并作出实时诊断,满足申威平台锁死故障监测与诊断的可靠性与实时性要求。

基于数据局部性的循环分块选择算法

现有的多面体编译框架(如Pluto,LLVM/Polly和GCC/Graphite)在进行循环分块时,都采用了固定分块大小,无法充分发挥不同硬件的缓存特性,导致存在较大的性能差异。针对这一问题,涌现了许多基于多级缓存和数据局部性的循环分块算法,但这些算法往往只能优化特定循环程序或者缺乏综合考虑,不适合移植到通用编译器中。文中提出了一种基于数据局部性的循环分块选择算法,该算法不仅考虑了缓存替换策略的影响,还考虑了多核环境下的负载均衡问题。算法基于LLVM中的Polly模块实现,并选用Pluto和PolyBench中的部分测试用例进行单核和多核测试。实验结果表明,单核环境下,相比LLVM/Polly的默认分块方法,该算法在两种硬件平台下分别获得了平均2.03和2.05的加速比,且在多核环境下具有良好的并行可扩展性。

基于GRU_LSTM及RL算法的伪随机指令生成器

在CPU验证过程中,传统伪随机指令生成器通过生成大量合法无序的指令序列,从而实现功能覆盖率或代码覆盖率的验证目标。然而,没有趋向针对性的指令生成,为达到指标需要耗费大量的人力及时间成本。该文以一款基于精简指令集(RISC-V)自研核心为例,在基于通用验证方法学(Universal Verification Methodology, UVM)的验证平台上设计出一种伪随机指令生成器,并针对普通伪随机指令生成器覆盖率低、收敛速度慢的问题,建立GRU_LSTM算法模型,并结合强化学习(Reinforcement Learning, RL)算法构建新算法模型RLGRU_LSTM应用于伪随机指令生成过程,并且针对RL方向决策,提出了基于霍夫曼编码的CPU指令包编码方式训练opcode分布,同时融合了CPU指令类型和指令间执行顺序因素,快速捕获人工定向验证预料不到的验证盲点,有效加快了代码覆盖率达到预期的进程。该文着重描述伪随机指令生成器及RLGRU_LSTM算法对模型训练过程的指导。实验结果表明,与直接使用伪随机指令生成技术相比,该方法在约定伪随机指令条目下,相比传统伪随机方法能提高约19%的覆盖率,收敛至目标覆盖率消耗时长减少22%。

SDAA:面向申威智能加速卡的运行时系统

自主研制的申威智能加速卡上搭载了脉动阵列增强的申威众核处理器,其智能计算能力与主流GPU相当,但仍缺少配套的基础软件.为降低申威智能加速卡的使用门槛,有效支撑人工智能应用开发,设计面向申威智能加速卡的运行时系统SDAA,语义与主流的CUDA运行时保持一致.针对内存管理、数据传输、核函数启动等关键路径,采用软硬协同的设计方法实现卡上段页结合的多级内存分配算法、可分页内存多线程多通道的传输模型、多异构部件自适应的数据传输算法和基于片上阵列通信的快速核函数启动方法,使得SDAA运行时性能优于主流GPU.实验结果表明,SDAA运行时系统的内存分配速度是NVIDIA V100对应接口的120倍,数据传输开销是对应接口的1/2,数据传输带宽达到对应接口的1.7倍,核函数启动时间与对应接口相当.SDAA运行时已支撑主流框架和实际模型训练在申威智能加速卡上的高效运行.

基于申威架构的PCIe热插拔的实现

PCIe热插拔是服务器实现高可靠性(Reliability)、高可用性(Availability)、高服务性(Serviceabili-ty)(简称RAS特性)的一个重要功能。基于申威3231处理器的PCIe硬件设计,遵循PCIe热插拔协议规范,探索了热插拔技术软硬件接口的实现机制。利用Linux内核PCIe热插拔子系统的软件栈,验证了接口设计的正确性,满足了服务器国产化特殊应用场景的需求。

浅析一款授权信息系统的国产化实现

本文主要介绍了一款授权信息系统的组成及国产化实现,并对信息系统需求以及国产化选型的方式进行了解析。该系统软硬件采用了申威国产自主产品,在领域范围内得到了广泛的使用,可为类似信息系统的国产化替代提供参考意见。

一种基于申威平台的全国产化计算机设计方法

现代计算机是一种用于高速计算的可以进行数值、逻辑计算,还具有存储记忆功能,能够按照程序运行,自动、高速处理海量数据的现代化智能电子设备,为我们日常生活及办公提供了便利。传统计算机的软硬件多为进口或国外授权,数据安全性、可靠性能差,且随着国际形势的变化,对全国产化、安全可信计算机的需求日益凸显。基于申威平台的全国产化计算机是一款基于国产处理器、套片、显卡及国产固件、操作系统的计算机设备,实现了计算机软硬件的全国产化。对基于国产处理器的全国产化计算机整机设计思路、设计方案及关键技术进行了阐述,对全国产化计算机关键物料选型及架构设计进行了详细说明,为国产自主可控计算设备的设计开发提供了技术参考。

一种可支持不同CPU架构的仿真器

为特定指令集进行软件移植通常以某典型架构(如AArch64)为模板进行重构,然而理解并运用不同平台架构的计算机,进行软硬件协同开发较为困难。从计算机架构的基本概念入手阐述了一种可支持不同类型CPU的软件仿真器框架,该框架可模拟不同指令集的运行结果,在一定程度上提高了移植效率。