一种单片集成硅压力传感器的放大控制电路设计

针对单片集成压力传感器信号的识取和处理,提出了一种高增益、全摆幅的运算放大电路.电路采用两级放大,具有对称的输入结构和全摆幅输出结构.将电路通过计算机软件PSPICE进行模拟,在5V的电源电压下,放大电路开环增益可达到110dB,输出范围可达0.1V^4.9V.利用此电路可以构成仪表放大器,从而进一步设计出集成压力传感器.

硅各向异性浅槽腐蚀实验研究

通过实验分析,对比了异丙醇(IPA)和超声波对Si(100)面在KOH溶液和四甲基氢氧化氨(TMAH)溶液中的浅槽腐蚀速率及其表面形态的影响。实验结果表明,IPA能降低TMAH溶液的腐蚀速率,但IPA在KOH溶液中腐蚀速率降低不明显;IPA加入到较高浓度的KOH溶液中,会在Si表面产生较大小丘,恶化了Si腐蚀表面的质量,但在TMAH溶液中加入一定量的IPA会改善腐蚀表面的质量;超声波能加快腐蚀速率并能改善Si腐蚀表面质量,但对于加入IPA的较高浓度KOH溶液,超声波未能消除Si腐蚀表面的小丘,另外,超声波还能减弱腐蚀过程中微尺寸沟槽的尺寸效应;在腐蚀条件和配比一定情况下,TMAH溶液的腐蚀质量比KOH溶液好。

用于高速ADC的低抖动时钟稳定电路

介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用0.35μm CMOS工艺,在Cadence Spectre环境下进行仿真验证,对一个8 bit、250 Msps采样率的ADC,常温下得到的时钟抖动小于0.25 ps rms(典型的均方根)。

BOX-COX变换与微电路工艺设备表征

(利用部分要因试验设计与数据转换表征微电路工艺设备)。因为试验数据的尺度效应和测量的固有属性,试验数据常违反模型误差的正态和一致性假设。通过BOX-COX数据转换分析,确定热氧化工艺目标值的最优转换形式,针对转换后数据建立的回归模型满足上述假设。结果表明:数据转换的建模方法能满足方差分析的假设(违反度减轻),并且能更多发掘数据信息,氧化膜厚的模型拟合修正判定系数R2由93.54%增加到98.64%。所得模型用于优化工艺条件,在满足膜厚目标下,非均匀性由0.2%减小到0.08%。文中讨论的基于数据转换的建模方法可以用于半导体制造其他工艺。

8 bit 800 Msps高速采样保持电路的设计

为适应目前无线通信领域对高速A/D转换器的要求,采用在Cadence Spectre环境下进行仿真验证的方法,对高速A/D前端采样保持电路进行了研究。提出的高速采样保持电路(SH)采用SiGe BiCMOS工艺设计,该工艺提供了0.35μm的CMOS和46 GHzfT的SiGe HBT。基于BiCMOS开关射极跟随器(SEF)的SH,旨在比二极管桥SH消耗更少的电流和面积。在SH核心,电源电压3.3 V,功耗44 mW。在相干采样模式下,时钟频率为800 MHz时,其无杂波动态范围(SFDR)为-52.8 dB,总谐波失真(THD)为-50.4 dB,满足8 bit精度要求。结果显示设计的电路可以用于中精度、高速A/D转换器。

一种高速BiCMOS采样/保持电路的设计

给出了一种基于BiCMOS OTA的高速采样/保持电路。设计采用0.35μm BiCMOS工艺,利用Cadence Spectre进行仿真。当输入信号为242.1875 MHz正弦波,采样速率为500 MSPS时,该采样/保持电路的SFDR达到59 dB,各项指标均能达到8位精度。在3.3 V电源电压下的功耗为26 mW。该采样/保持电路已应用到高速8位A/D转换器的研制中,取得了很好的效果。

低时延CORDIC算法计算平方根电路设计研究

开平方运算广泛应用于数值分析、调制解调、图像处理等领域,而应用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)进行平方根运算是一种新应用.基本CORDIC算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过大等问题,通过运用建立查找表、单向旋转、合并迭代和免除补偿因子等手段,提出一种能够免去大部分迭代运算的改进CORDIC算法用于平方根计算.相较于基本算法计算平方根,该改进算法使用了一半的时钟周期便能得到输出结果,大大减少了输出时延,而且可以达到较高的计算精度,更加适合实时性要求高的应用场合.

改善辐照加固设计流水线型模数转换器性能的抖动电路技术

提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪比.结果表明,所提出的抖动电路技术能够改善ADC的静态和动态性能,特别是在ADC量化小的输入信号时.

一种全差分CMO S采样/保持电路

文章对影响采样/保持电路精度的电荷注入效应和时钟馈通效应进行了分析,提出了一种全差分CMOS采样/保持电路的设计方案,有效地消除了电荷注入效应误差和时钟馈通误差,极大地减小了其非线性误差,并保证了较高的精度。设计的电路采用TSMC 0.35μm CMOS工艺提供的PDK,在Cadence SpectreS环境下进行仿真验证。测试结果表明,电路信噪比达-81 dB,积分非线性为±0.25 LSB。该电路已运用到一种高速高精度A/D转换器中,性能良好。

毫米波天线集成技术研究进展

作为5G大规模多输入/多输出(MIMO)的技术支持,毫米波天线集成技术是实现高分辨数据流、移动分布式计算等应用场景的关键技术。讨论了封装天线(AiP)、片上天线(AoC)、混合集成等毫米波天线集成技术发展状况、关键技术及其解决方案,剖析了几种典型集成天线技术,分析了技术发展脉络,总结了5G毫米波集成天线一体化技术的发展趋势。

一种光电探测器与信号处理器的单片集成器件

提出了一种180 V光电探测器与10 V BiCMOS信号处理器的单片光电集成器件。研究发现,器件中n+p结的高边缘电场值对探测效率的影响较大。利用Silvaco TCAD软件进行了仿真设计,研究了高边缘电场对该集成器件中光电探测器的关键参数的影响。引入金属场板,提高了探测效率。仿真结果表明,该单片集成器件实现了光电探测器与信号处理器的工艺兼容和电压兼容。对比未引入金属场板和引入金属场板的情况,在入射光波长为1.06μm处,外量子效率分别为4.68%和36.3%,响应度分别为0.04 A·W-1·cm-2和0.31 A·W-1·cm-2。

基于0.13μm SiGe BJT工艺的25 GHz超宽带采样/保持电路

提出了一种基于0.13μm SiGe BJT工艺的超宽带采样/保持电路。采用辅助开关电路,优先对信号进行提前处理,提高了电路的线性度。采用全差分开环结构和多级级联输出缓冲器,有效减少了下垂率。在5 V电源电压和100 fF负载电容下,采用Cadence Spectre进行仿真分析。结果表明,在相干采样下,时钟频率为4 GHz;在高频18 GHz下,无杂散动态范围(SFDR)达63.99 dB,高频特性好。该电路的带宽达到25.1 GHz,适用于高速A/D转换器。

一种12位2 GS/s BiCMOS采样保持电路

基于130 nm BiCMOS工艺,设计了一种12位高速采样保持电路,对电路的主要性能进行了分析。电路采用差分结构,采样开关是开环交换射极跟随开关。在输入信号范围内,缓冲器的线性度较高。采用Cadence Spectre软件进行仿真。结果表明,当采样率为2 GS/s,模拟输入差分信号为992 MHz频率、0.5Vpp幅度的正弦波时,SFDR达75.11 dB,SNDR达73.82 dB,电路功耗仅为98 mW,满足了12位采样保持的要求。

SiGe HBT超自对准结构模拟研究

侧墙厚度及悬梁长度是SiGeHBT超自对准器件工艺中的重要结构参数,对器件的寄生效应和结面积有一定的影响,因而也影响器件的电流放大系数β和特征频率ft。在目前的文献中,尚未见到有关SiGeHBT超自对准结构模拟的报道。文章在研究各种超自对准技术的基础上,给出了SiGeHBT超自对准器件的优化结构。利用二维器件模拟软件MEDICI,对该结构中的侧墙及悬梁进行了模拟研究。结果表明,侧墙厚度对器件的频率特性影响较大,而对直流放大倍数β影响较小;悬梁长度在仿真的参数范围内对器件的直流放大特性和特征频率都影响不大。

ULSI/VLSI中铝互连线热应力的数值模拟

对有钝化层与无钝化层的铝互连线的热应力进行了数值模拟,并建立起互连线的二维有限元模型。对无钝化的铝互连线,只考虑弹性行为,其应力随线宽及衬底刚度的增加而增加。对于钝化的铝互连线,对其弹性行为和弹性/理想塑性行为进行了模拟。结果发现,互连线线宽的减小,钝化层硬度的增加,都会使应力增加。与纯弹性线条相比,弹性/理想塑性互连线条中的应力有所减小,且分布更均匀。

一种全MOS高精度基准电压源电路

基于0.35μm CMOS工艺,设计了一种高精度基准电压源电路。采用全MOS管实现电路,避免使用大电阻以减小芯片面积。采用新型可变电阻方法,实现了精确补偿。采用两级式基准电压源,提高了电源抑制比。使用Cadence Virtuoso对该基准电压源进行仿真。结果表明,当温度范围为-40℃~125℃时,基准电压为1.146V,温度系数为1.025×10^(-5)℃^(-1)。在27℃时,静态电流为6.57μA,PSRR分别为-96.64dB@100Hz、-93.94dB@10kHz。电源电压在2.9~5V范围变化时,基准电压的线性调整度为0.047%。该电路适用于低功耗、高精度的模拟集成电路。

声表面波滤波器温度敏感性仿真研究

针对不同温度场情况下任意复杂膜系结构和电路拓扑结构的声表面波(SAW)滤波器的温度敏感性精确计算问题,首先将温度场以热应力、热应变的方式耦合声/电本征方程并考虑封装模型的电磁因素,再结合分层级联算法和全波仿真技术,计算任意复杂膜系结构和电路拓扑结构的SAW滤波器的温度敏感性,实现不同温度作用下SAW滤波器频率响应曲线、频率温度系数(TCF)值、损耗、带宽及带外抑制等性能的综合分析。通过41°Y-X LiNbO_(3)/SiO_(2)/Si_poly/Si(111)复合衬底SAW滤波器的优化设计与研制,其设计优化结果与实验结果吻合较好,验证了该方法的有效性和可行性。

压电复合薄膜的SAW器件杂波抑制及仿真方法

针对任意复杂膜系结构压电复合薄膜声表面波(SAW)器件横向杂波抑制及精确快速仿真方法,从数学上严格分析推导了有限长结构分层级联理论和色散2D-COM模型,可精确快速地计算压电复合薄膜SAW器件传播方向及孔径方向结构对杂波模式的影响,并通过色散2D-COM模型对SAW器件杂波抑制进行综合分析。通过对41°Y-X LiNbO_(3)/SiO_(2)/Si_poly/Si(111)复合衬底SAW谐振器的优化设计与研制,结果表明,设计优化结果与实验结果吻合较好,验证了该方法的有效性和可行性。

SiGe HBT基区渡越时间模型

建立了SiGeHBT基区渡越时间模型 .该模型考虑了电流密度及基区掺杂和Ge组分所引起的各种物理效应 ,适用于基区掺杂和Ge组分为均匀和非均匀分布 ,以及器件在小电流到大电流密度下的应用 .模拟结果表明 ,基区集电结边界处载流子浓度引起的基区附加延时对基区渡越时间有较大的影响 .

SiGe HBT基区渡越时间与基区Ge组分剖面优化

建立了SiGeHBT基区渡越时间与基区Ge组分任意剖面分布的分析模型 ,模拟分析了它们之间的关系 ,得到了获得最小基区渡越时间的基区Ge组分剖面函数 .结果表明 ,优化的Ge组分剖面在基区从发射结处正比于 xα 增加 ,到x0 点时 ,Ge组分达峰值 ,并保持到收集结处 .α是大于 1的数 ,随基区中收集结侧相对发射结侧禁带变化量的增加而减小 ,x0