基于固态电子盘的最小PC测控系统设计

在航空、军事、石油等领域中对测控仪器的占用空间和功耗有着严格的要求,设计出高可靠、小型化的工业智能测控系统显得尤为重要。文章以PC/104工业通用PC构架为基础,设计了基于固态电子盘的最小PC系统,并将以FPGA为核心的测控系统集成在同一个主板上。该系统能够在90mm×68mm的PCB板上提供与PC兼容的测控系统解决方案,而且提供了可配置计算的硬件加速能力。所以非常适合受空间限制的小型化测控系统使用。

手机用TFT-LCD Source Driver电路模块研究与设计

SourceDriver电路模块是彩色TFT-LCD驱动控制芯片的关键电路之一,其功能是将数字图像显示数据转换成模拟驱动电压,从而驱动TFT-LCD显示各种彩色图像。本文从TFT-LCD的驱动原理出发,提出了一种适合于手机用TFT-LCD的低功耗、小面积的SourceDriver电路体系结构,用0.25μmCMOS工艺设计并实现了显示26万(26×26×26)色,支持132RGB×176分辨率的手机用TFT-LCD驱动控制芯片中的SourceDriver电路,电路面积约15mm×0.6mm。Hspice仿真结果表明,SourceDriver电路的响应时间为1.49μs,静态功耗小于1mW。

“龙腾~RR2”微处理器流水线的设计及优化

32位RISC微处理器“龙腾R2”是西北工业大学航空微电子中心2005年设计的一款自主知识产权的嵌入式微处理器。采用PowerPC体系结构，六级流水线，具有独立的数据Cache和指令Cache。文章介绍“龙腾R2”处理器流水线的设计思想以及优化方案。重点介绍流水线中相关的解决方案、精确异常的实现以及流水线中指令预取级的设计与实现等。

手机用TFT-LCD驱动控制芯片电源模块设计

电源模块是TFT-LCD驱动控制芯片内置模拟电路的一个重要组成部分,其性能直接影响着芯片的功耗以及彩屏手机的显示画质。文章从TFT-LCD的驱动原理出发,提出了一种低功耗、易调节的电源模块设计思想,所产生的电压值可实现编程控制。用Hspice对采用0.25μmCMOS工艺设计的电路进行仿真表明,系统在启动200ms后能够生成稳定、正确的驱动电源电压,其静态功耗小于2mW。

中小屏幕TFT-LCD驱动芯片的输出缓冲电路

在分析中小屏幕TFT-LCD驱动芯片的负荷特性的基础上,提出了一种新型的驱动电压输出缓冲电路结构.通过负反馈动态控制输出级的工作状态,具有交替提供拉电流和灌电流的驱动能力,可有效抑制输出电压的波动.与传统的两级运算放大器电路相比,该电路结构简单,稳定性能好,降低了静态功耗并节省了芯片面积.采用0·25μmCMOS工艺设计并实现了两种不同输出电压的缓冲电路.HSPICE仿真结果表明,输出电压缓冲电路的静态电流为3μA,Offset电压小于±2mV.同时,当TFT-LCD的驱动电压在-8^+16V之间切换时,输出电压的波动范围小于±0·4V,输出电压的恢复时间小于7μs.经对工程样片的测试知,其性能完全满足中小屏幕TFT-LCD驱动控制芯片的要求.

Verilog Testbench设计技巧和策略

仿真Testbench的设计是Top-Down流程中非常关键的一个环节,但是很多设计者却感到困难较大。实际上,verilogHDL有着较强的行为建模能力,可以方便地写出更加高效、简洁的行为模型。论文结合一个ATM测试平台的Testbench设计,讨论了Testbench的结构和总线功能模型(BFM),并对使用BFM模型进行Testbench设计的策略和方法进行了探讨,希望能对广大设计者有所帮助。

手机用TFT-LCD驱动芯片内置SRAM的研究与设计

内置单端口SRAM是单片集成的TFT-LCD驱动控制电路芯片中的重要模块,主要功能是存储CPU送来的一帧画面的显示图像数据以及输出数据到显示单元,其主要性能指标是存储速度和消耗功率。文章讨论了内置SRAM的分块存储结构,阐述了SRAM存储单元的设计方法。在预充电路的设计中采用了分块预充机制,既节省了功耗又保证了预充时间,同时提出了预充时位线电荷再利用设计方案,使得预充电功耗降低了1/2左右。采用0.25μmCMOS工艺设计并实现了TFT-LCD驱动控制电路芯片中的SRAM模块,其容量为418kbits。NanoSim仿真结果表明,SRAM存储单元的读写时间小于8ns,当访存时钟频率为3.8MHz时,静态功耗为0.9mW,动态功耗小于3mW。

一种嵌入式MPU指令译码器设计

针对与 Intel系列微处理器兼容的嵌入式微处理器单元 (MPU) ,讨论其译码器的设计问题。通过分析比较两种可行的读入方案 ,择优选用了在状态机控制下的指令读入机制 ,并设计了具有 8个状态的状态机来控制指令读入 ,实现了复杂指令简单化的目的。采用表格技术将译码器与微程序的设计分离。译码器位于 MPU指令流水线的中部 ,其输出队列的长度影响 MPU的性能 ,文中近似采用 M/ M/ 1 / K排队系统的分析方法 ,确定了输出队列长度。译码器与 MPU的其它部分联调完成后 ,使用具有实际意义的应用程序进行测试的结果表明 ,该译码器的设计是合理有效的。

单片多处理器的研究

单片多处理器结构支持较高线程级的并行,能显著提高性能。介绍了单片多处理器的结构,对一些结构模型和实际的商用处理器进行举例,并对关键技术进行了研究分析。

基于FPGA异步FIFO的研究与实现

通过分析异步FIFO的结构和关键技术,以减少电路中亚稳态出现概率为主要目的,提出了一种有效实现异步FIFO的设计新方法。结合FPGA对设计的异步FIFO进行了验证并针对两种FIFO模型做了性能比较,结果表明该设计大大提高了工作频率和资源利用率。

手机用TFT彩色液晶显示驱动芯片的可配置接口电路设计

TFT彩色液晶显示驱动芯片的接口电路是手机主机与其显示驱动芯片之间数据通讯的桥梁。常用的接口类型主要有68、80和SPI三种,它们的动作时序与所用信号线各不相同。文章首先分析了这三种接口类型的读写时序,在此基础上提出了与这三种数据格式相兼容的可配置异步接口电路的设计方案,并给出相对应的验证结果及其在0.25μmCMOS工艺库下的综合结果。

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。

基于SIMD技术的图像卷积处理器体系结构研究

SIMD处理机特别适合于要求大量高速向量或矩阵计算的场合,数据缓存系统和对准网络是它的关键部件。而图像卷积是图像处理技术中最基本也是最重要的一项技术,文章根据数字图像的卷积定理对数字图像的卷积运算进行了分析,在此基础上提出了一种基于SIMD处理机的可变卷积模板的图像卷积处理器的体系结构。该处理器内部包含有接口部件、控制部件、数据缓存系统、对准电路和执行部件等。它的极高效率的数据缓存系统和对准电路成为该处理器最有特色的部分,它从根本上解决了图像卷积中的数据复用带来的CPU重复访问主存储器的问题。实现了3×3、5×5、7×7、9×9、11×11、13×13和15×15卷积模板的图像卷积运算的变换而无需另行更改硬件电路的特点。最后,对这个图像卷积处理器体系结构的性能进行了缜密的分析。

32位RISC中存储管理单元的设计

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。

TFT-LCD驱动芯片内置电源电路IP核设计

设计了一种采用0·25μmCMOS低压/中压/高压混合电压工艺的TFT-LCD驱动芯片内置电源电路IP核.该IP模块包括低压降线性稳压电路、电荷泵升压/反压电路、VCOM驱动电路和VGOFF驱动电路等,能够提供驱动芯片的系统工作电压和TFT-LCD的驱动电压.所产生的电压值可实现编程控制,具有启动时间快、工作稳定和较低的温度系数等特点.仿真与测试结果表明,在上电200ms后能够生成稳定、正确的输出电压.电源电路模块的总静态功耗小于2mW.

一种高频高精度窗口比较式CMOS振荡器的设计

研究并设计了一种用于彩屏手机TFT-LCD驱动控制芯片的高性能内置CMOS振荡电路。该振荡电路采用窗口比较(Window-Comparator)形式,利用以高灵敏度比较器为核心的开关控制电路,并配合恒流源充放电技术,实现了低电压供电、高频高精度的矩形波振荡电路。振荡器的设计振荡频率为500 kHz,采用0.25μm CMOS工艺实现。HSPICE仿真结果表明,振荡频率精度在±1.68%以内。

基于片上网络的系统芯片测试研究(英文)

文章介绍了基于片上网络对系统芯片进行测试的原理和实例,这是一种新的设计方法。首先讨论了未来系统芯片存在的各方面测试挑战,并提出了基于片上网络结构的解决方案。其次,在OSI网络堆栈参考模型的基础上,提出了面向测试的片上网络协议堆栈以及对应的测试服务。最后,介绍了基于片上网络的模块化测试方法。

基于结构级的低功耗设计方法

随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 .文中主要讲述通过不同方法在进行结构设计时如何实现低功耗设计 ,比如采用并行结、流水结构。

双通道流水线Flash存储系统的设计

提出了一种新颖的基于NAND Flash的存储系统.采用了双通道和流水线设计,提高了存储系统的吞吐量、降低平均响应时间.片上缓存技术隐藏了Flash的操作延时,提高了数据存储的速度.相比较传统的设计,平均读速度提高了约70.3%,平均写速度提高了约79.7%.

多核多线程处理器存储技术研究进展

多核多线程技术已经成为微处理器发展的趋势,使用多核多线程技术可以使微处理器的性能得到极大的提高,但同时也对存储系统提出了更高的要求。而相对增长的存储器访问延迟已经成为影响多核多线程处理器性能进一步提高的重要因素。本文首先介绍了当前常见的几种多核多线程处理器的结构,然后介绍了目前多核多线程处理器存储系统的研究现状,在此基础上讨论了当前多核多线程处理器存储系统研究的热点,并对多核多线程处理器存储系统技术的发展趋势进行了展望。