一种驱动大容性负载的三级运算放大器

提出了一种低功耗、高增益、可驱动大容性负载的三级运算放大器。通过采用共源共栅密勒补偿技术和工作在亚阈值区域的跨导提升运算放大器,以低的功耗成本显著减小了补偿电容。通过将负载有关的非主极点推向更高的频率,达到了改善带宽和稳定性的目的。该运算放大器采用UMC 28nm HLP CMOS工艺进行设计和验证。结果表明,当驱动高达10nF的容性负载时,总补偿电容仅为440fF。在1.05V电源电压下,该运算放大器消耗52μA的电流,单位增益带宽为4.84MHz,增益大于100dB。

一种增益和摆率提升的电流镜运算放大器

提出了一种应用于低压低功耗电路的新型电流镜运算放大器。该运算放大器在传统电流镜运算放大器结构的基础上,在输入级增加电流复用模块,在输出级增加动态调控单元,提升了电路的增益和摆率,且不产生额外的静态功耗,不影响电路的稳定性。在UMC 28 nm CMOS工艺下进行设计和验证。仿真结果表明,在1.05 V电源电压下,与传统电流镜运算放大器相比,该运算放大器的摆率提高了11倍,增益提升了20 dB。

基于6 Gsample/s 12 bit ADC接口控制层电路设计与实现

基于JESD204C协议设计了一种应用于6 Gsample/s 12 bit ADC的高速串行接口控制层电路。该电路采用64B/66B链路层实现数据的高速率传输,同时增加8B/10B链路层以满足数据的低速率传输,提高了接口电路的兼容性。控制层电路的传输层采用两级映射结构,64B/66B链路层采用并行加扰,8B/10B链路层采用4路并行编码法,减少电路面积,提高电路时序性能。本文采用Verilog HDL语言对电路进行RTL级描述,且在VCS软件上进行功能验证。结果表明控制层电路能够实现所设计的14种工作模式。基于TSMC 90 nm COMS工艺,在Design Compiler平台上对电路进行综合。报告表明该电路在高速率传输模式下最高工作频率为384 MHz,单通道数据最高输出速率为24.5 Gbit/s;在低速率传输模式下最高工作频率为357 MHz,单通道数据最高输出速率为11.4 Gbit/s。

一种亚阈值有源共源共栅补偿运算放大器

针对低压低功耗高增益高带宽应用背景的运算放大器,提出一种新型亚阈值有源共源共栅补偿(SACC)运算放大器。通过使用亚阈值跨导提升辅助放大器,以非常低的功耗成本改善整体电路的带宽,同时有效地减小补偿电容的数值,且输出级采用动态前馈结构,显著提升电路摆率。当驱动10 pF容性负载时,放大器的补偿电容仅需60 fF即可实现稳定,从而大大减小了放大器的版图面积。提出的放大器在28 nm CMOS工艺下设计并验证,并且当驱动10 pF的容性负载时,仿真结果表明,在0.9 V电源电压下,可实现69.5 dB的直流增益和13.3 MHz的增益带宽积,且功耗仅为4.5μW。此外,提出的放大器与现有的方案相比较具有更好的品质因数(FOM)。