软件连接件的分类及其应用研究

1引言 连接件在软件体系结构中占有重要的地位.绝大部分的软件体系结构分析方法,均把连接件作为一个单独的实体进行分析.把原本分散在系统各个部分的连接成分,组成一个单独可见的实体,并把它提到与组件相同的重要程度,这是软件体系结构分析的重要成果之一[1,2].

一种考虑漏电流功耗的快速校正线性模型的瞬态热分析方法

随着集成电路特征尺寸不断缩小,三维集成电路越来越受重视。然而,由于三维集成电路采用多层堆叠,导致芯片内部能量密度极高、散热困难。因此,精确的三维集成电路热分析是控制三维集成电路温度的重要前提。此外,实验结果表明稳态和瞬态热分析的温度差异可高达60 K,因此,在某些温度敏感的关键场景中,快速、准确的瞬态热分析是必不可少的。基于已有文献提出的漏电功耗校正线性模型稳态热分析方法,本文进一步提出了快速校正线性模型方法应用于瞬态热分析问题中。该方法采用后向欧拉法对时间进行离散,并通过减少每个时刻点中迭代方程雅可比矩阵的更新以提高计算效率。实验结果表明:本文提出的方法在最高温差不超过0.521 K的精度下,相比已有的方法有约1.3~3.1倍的加速效果。

基于随机配置法和输入端缩减技术的统计静态时序分析

在考虑工艺偏差影响的统计静态时序分析中,针对求解多个随机分布最大值(MAX)的关键问题,提出一种快速MAX算法.该算法将统计输入下的MAX问题转换为求解一组离散配置点上的确定性MAX问题,并用带权最小二乘来计算MAX输出多项式的系数;基于稀疏网格技术有效地减少配置点数,提出输入端缩减技术,进一步提高了MAX的计算效率.ISCAS85基准电路的实验结果表明,该算法较已有的二阶矩匹配算法和基于降维的随机Galerkin算法明显地提高了精度,且效率相当;与10 000次蒙特卡罗的结果相比,中值和方差的相对误差基本小于5%,且有100倍的速度提升.

三维互连阻抗的混合边界积分方程提取算法

基于混合边界元三维互连阻抗提取方法,针对其离散线性方程组的特点,提出有效的稀疏矩阵组织和矩阵行列调整技术,以及一种预条件迭代求解技术,这些技术结合起来形成了一种有效的三维互连阻抗提取算法.该算法在保证计算精度的同时,速度优于MIT最新的提取算法FastImp.最后通过2个典型互连结构的数值实验验证了该算法的有效性.

基于物理设计约束的模拟电路尺寸设计的优化算法GMSGA

在模拟电路自动化尺寸设计方法中,基于仿真的方法精度高但耗时巨大.考虑到物理设计的约束,基于优化的模拟电路尺寸设计问题可以看作混合整数规划问题,然而利用传统的方法解决这类问题耗时巨大.为了解决该问题,本文提出一种新的优化算法:混合高斯采样贪婪算法(GMSGA).该算法首先基于混合高斯过程采样的方法获得约束侵犯和较小的良好的起始点,随后将混合整数规划问题近似地分解为整数规划问题和连续变量优化问题分别求解,其中:整数规划问题采用了一种贪婪算法,这极大地减少了仿真次数;连续变量优化采用序列二次规划算法,用来对结果进行局部优化.为验证算法的效率和可靠性,我们利用该算法了设计一个ADC中的运算放大器和E类功放.实验结果表明:相较于其他算法,该算法在相同的仿真次数下多次实验可以得到更好的优化结果.

基于SAT的分离制造攻击方法

芯片代工厂可能进行诸如IP盗版、过度生产和硬件木马插入等一系列的恶意攻击.分离制造是一种抵御来自芯片代工厂芯片攻击的重要技术.针对分离制造工艺,目前最好的攻击方法是基于网络流的邻近攻击算法,但在多数情况下,这种邻近攻击算法并不能完全恢复出原始电路.本文提出了一种基于布尔可满足性的攻击方法(SplitSAT),它利用功能正常的电路作为黑箱模型,利用多路复用器对待攻击的不完整电路建模为逻辑加密电路,将恢复电路连接关系的问题转化为逻辑解密的可满足性问题,采用已有的CycSAT算法求解带环路的可满足性问题,可显著提高邻近攻击的成功率.考虑到SAT算法可求解的问题规模有限,本文提出经验式的解空间缩减方法,利用现有物理信息和自动化布局布线工具的特点,降低了解空间规模,提高了SplitSAT攻击效率.实验结果验证了本文提出SplitSAT算法的有效性.

纳米集成电路互连线建模和光刻仿真中的大规模并行计算方法

集成电路规模庞大、结构复杂,随着集成电路制造工艺进入纳米尺度,复杂制造工艺中的工艺波动严重影响电路性能,给集成电路设计带来了巨大的挑战.集成电路互连线建模与光刻仿真涉及大规模Maxwell方程的数值求解,计算复杂度高、规模庞大.本文主要综述了在973项目资助下,基于中国科学院科学与工程计算国家重点实验室陈志明教授提出的并行自适应有限元理论及大规模并行计算平台PHG发展的纳米集成电路互连线建模和光刻仿真的大规模并行计算方法.在集成电路互连线建模方面,一方面,综述了寄生电容参数提取的并行自适应有限元方法 ParAFEMCap,该方法实现了可以在上百乃至上千CPU核上运行的并行寄生电容提取,在1536 CPU核计算平台上达到75.7%左右的并行效率;另一方面,综述了一种结合边界元法和随机法的混合算法BIE-WOS,用于导体或介质面电荷密度计算,该方法具有随机法天然并行性的优势,易于实现大规模并行计算,本文进一步在5120核计算平台上验证了算法近似线性的并行加速比.在光刻仿真方面,基于自适应有限元计算框架(PHG)提出了集成电路光刻的并行自适应仿真方法,采用各项异性的单轴完美匹配层方法处理散射边界条件.