传输线多分支结构的阻抗匹配技术研究

阻抗匹配技术是高频电子电路设计的关键。因此,为了解决特殊结构传输线的阻抗匹配计算问题,该文在阐述传输线阻抗匹配的基本原理的基础上,给出了传输线多分支结构的基本特征。在深入分析了传输线多分支结构的信号传输特性的基础上,结合传输线零阶模型得到了多分支结构阻抗的匹配条件,并对比给出了仿真结果。该文还对传输线多分支结构模型中影响信号传输特性的主要因素进行了分析总结,进一步优化了传输线多分支结构阻抗匹配的解决方案。

一种可控高速脉冲波形合成技术研究

本文提出一种基于沿发生及沿合成原理的高速脉冲波形合成技术。该技术通过精确控制脉冲上升沿和下降沿的定时发生,实现脉冲宽度和信号延迟的高分辨率;通过计数器与可编程延迟器件的合理搭配,实现脉宽和延迟的大范围调整;同时控制触发模块的时钟频率,可方便地调整脉冲或脉冲序列的重复频率,并最终实现高速脉冲波形的合成。文章论述了该技术的基本原理,给出了设计实例和测试结果。

一种可控高速脉冲产生技术的研究

提出了一种将高速脉冲信号产生转换为可控直流电平产生、脉冲频率信息产生及脉冲合成输出的设计思想。可控直流电平控制脉冲的高低电平值;脉冲所需的频率信息通过可编程数字信号产生,该数字信号控制脉冲的波形包括脉宽和延迟;而脉冲的上升/下降时间则通过调整脉冲合成电路的充放电电流来控制。产生脉冲最小脉宽5ns,最大幅度7V,电平精度0.1V,最小上升/下降时间2ns。

数字合成高速脉冲的一种非线性调理技术

结合数字合成脉冲的技术特点及信号特征,提出利用恒流源差分放大电路具有非线性工作区的特点实现高频脉冲信号调理的方法。调理电路通过精密控制恒流源调整脉冲信号的输出幅度,脉冲信号的电平控制则是通过恒压源控制实现的。文章给出了脉冲信号特征分析,差分放大电路的非线性工作原理,非线性调理电路的具体设计实现与测试结果。

一种用于示波器校准的快沿信号产生方法

提出了一种新的阶跃恢复二极管快沿的产生方法。利用肖特基二极管隔离直流偏置，采用电感阻止射频信号分流，串接电阻吸收反射改善快沿信号波形质量，而快沿标准化则决定于偏置电流与脉冲幅度的精度。设计了用于校准1GHz带宽示波器的快沿电路，获得80ps上升时间，验证了该方法的可行性。

基于NLTL的皮秒级快沿产生方法研究

分析了非线性传输线上升沿压缩原理与基本构成，研究了非线性元件与线性传输线相结合实现非线性传输线的可行性。从工程化设计角度，深入研究基于NLTL的皮秒级快沿的产生方法。给出了非线性元件参数、传输线参数与上升时间压缩参数之间的关系式，非线性传输线设计中参数的计算方法与过程。利用设计仿真验证了该方法的可行性，并通过实验电路测试探讨了工程化设计问题。

高速脉冲电平的一种精密控制电路设计

提出将高速脉冲信号电平控制转换为分别产生直流电平、数字信号,然后将其分别包含的与脉冲信号相关的电平信息和频率信息合成输出脉冲的思想。利用D/A转换器和运算放大器等电路产生高精度直流电平,从而提供控制所需的电平信息;利用差分寄存器、接收器和缓冲器来构成数字信号通道,完成脉冲信号的频率信息的接收、传递;在专用驱动器电路上完成电平信息与频率信息的合成输出,实现了高速脉冲信号电平的精密控制。本文论述电路设计的基本原理及其硬件实现。

高清图像处理芯片串行差分输出接口测试研究

本文提供了平板显示屏连接接口信号LVDS的测试方案及FPD-Link接口的多种格式数据的支持。主要讨论了满足TIA/EIA标准的测试,信号质量测试方法中的眼图测试和位错误率测试法及多种并串映射方式的测试。针对三方面的测试从原理、方法和测试参数都做深入的探讨。

一种矩形脉冲信号沿控制电路设计

随着矩形脉冲信号的广泛应用,作为脉冲质量的重要参数,脉冲信号上升/下降时间越来越受到重视。针对矩形脉冲信号沿可控的要求,提出了一种对矩形脉冲信号上升/下降沿时间精密控制的电路设计。该电路基于电桥平衡原理和电容的电荷存储特性设计,利用电桥平衡原理设计高速开关,通过高速开关控制精密可控恒流产生源和恒流吸收源对电容的充/放电电流,实现对矩形脉冲信号上升/下降时间的控制。实验证明,该设计能够实现矩形脉冲信号上升沿/下降沿时间在800ps至1μs范围内可控调整。

一种高精度低纹波的DC-DC电源设计

针对精密仪器电源需求,设计了一种高精度低纹波DC-DC电源模块,该模块实现了极低导通电阻的模拟开关,设计了应用开关电源方式的直流电压转换电路,提出了一种将负电平电流吸收源改进为电流输出源的电路设计方法。针对开关电源的EMC电路特性,可将设计的EMI滤波电路中的电源输出纹波减少到最小程度,并对电源完整性进行了分析和印制板设计分析。实践证明,该电路很好地满足了精密仪器的电源要求。

基于AD9854的DDS+PLL的时钟源设计

采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法,来产生0.1 Hz^1.1 GHz连续可调的时钟信号。利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器,顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号。测试结果表明,输出的时钟信号的频率、抖动等性能指标能够满足设计要求。利用集成锁相环芯片产生GHz的输出信号是创新。

一种脉冲快速沿整形电路的设计与实现

阐述了一种基于阶跃恢复二极管的脉冲快速沿整形电路设计。该设计利用阶跃恢复二极管大的存储时间和小的暂态时间,对矩形脉冲的上升沿进行整形,使其上升时间为(140±20)ps,脉冲幅度为(1.75±0.05)V,并实现脉冲占空比的补偿。详细论述了电路的结构和工作原理。实际测试结果表明,所设计电路达到了设计指标要求。

嵌入式WinCE网络驱动的开发及实现

嵌入式WinCE系统由于某些源代码没有公开,该系统下网络驱动的开发相对比较困难。本文根据WinCE网络驱动程序结构,以基于WinCE5.0内核在脉冲发生器嵌入式主板上移植CS8900网卡驱动程序为实例,详细分析了WinCE嵌入式系统下网络设备驱动程序的开发流程,重点讲述了网络设备驱动与WinCE操作系统内核之间的通信方法以及驱动程序的编译与加载,最后通过实验验证了该驱动程序的可行性。

一种对高速脉冲边沿整形、调整的设计方案

随着高速脉冲的广泛应用,作为决定脉冲质量的重要参数,脉冲上升、下降时间也越来越受到重视。针对高速脉冲发生中对脉冲边沿陡峭、可控的要求,本文提出了一种使用隧道二极管对脉冲边沿整形,利用场效应管开关和恒流源充放电电路控制脉冲边沿时间的方案,并对其电路和隧道二极管的工作原理进行了具体分析。从试验结果看,该方案能将脉冲的边沿时间整形至800ps左右,同时实现边沿时间的可控调整。

基于WinCE的大容量程控数据传输解决方案设计

给出了一种基于Client/Server网络通信模型,以Socket为编程接口、嵌入式测量设备为控制目标的远程控制软件设计方案。详细介绍了网络通信中的TCP/UDP协议、非阻塞方式、select I/O模型以及多线程同步等关键技术。最后,通过高性能脉冲/数据发生仪的远程控制软件应用实例验证了该方案的有效性。

基于梁式引线管的射频信号检波装置设计

针对射频信号的幅度检测,设计一种应用于L、S、C波段的射频信号的检波装置。分析了梁式引线管的结构特征及其优秀的频率特性,将梁式引线管应用到射频信号检波中,并通过对检波输出进行校准的方法,得到精确的信号幅度。通过实验数据,给出了本检波装置中各元件参数对检波输出的影响,提供了电路在实际构建过程中的器件选型标准。并给出了本检波装置的误差校准方法。

嵌入式WinCE NAND Flash驱动移植

嵌入式WinCE系统由于某些源码没有公开,该系统下NAND Flash的移植比较困难。为了研究NANDFlash在该系统下的移植方法,以基于WinCE5.0内核在脉冲发生器嵌入式平台上移植NAND Flash为实例,通过详细分析WinCE操作系统对存储器的管理体系和NAND Flash底层驱动的实现原理来重点说明了NAND Flash在WinCE嵌入式系统中的移植方法,最后通过具体的驱动移植实例验证了移植方法的可行性。

综合测试仪中交互资源共享的方案设计

提出了一种基于总分式结构、主程序捕获并投递交互资源信息、子程序接受并处理交互资源信息的综合测试仪共享交互资源的设计方案,该方案采用了一种灵活高效的将交互资源信息转换成windows消息并投递到消息队列的机制,使综合测试仪系统中的各仪器准确无误得接受并响应该信息。应用结果表明,该方案运行稳定可靠,具有一定的通用性。

合成脉冲信号延迟的一种精密控制电路设计

文中提出一种基于FPGA和高速ECL器件,利用计数器和延迟线实现标准时钟信号的延迟,从而实现精密控制脉冲延迟大范围连续可调的方法。该技术可实现频率覆盖范围为50MHz～250MHz,脉冲可调延迟范围为0us～3us,分辨率为10ps的脉冲信号延迟。

一种脉宽精密可控的脉冲信号电路设计

鉴于脉冲技术在现代电子技术领域中所发挥的基础作用,针对传统的可分立元件所构建的脉冲产生电路功能单一、不可编程、脉冲宽度难以调整和控制以及数字化、集成化程度低等不足,提出了一种基于可编程逻辑器件FPGA和高速ECL器件的合成脉冲脉宽的调整方案,通过FPGA内部计数器和可编程延迟芯片的共同配合实现了脉冲宽度的大范围精密连续可调的目标,并详细论述了电路的基本原理及硬件的基本组成。通过实验验证,该方案对脉冲宽度精密控制可行可靠。