锁相环系统中的VCO的分析与设计

研究了一种用于锁相环(PLL)的宽带低噪声的压控振荡器(VCO),采用了谐波滤除电阻技术和源级带反馈电阻技术降低噪声和功耗,设计使用了一种新型的变容管拓扑结构(back-to-back varactor)改善压控增益的线性范围,抑制了输出电压幅度对相位噪声的影响。采用chartered 0.35um CMOS工艺在Mentor Graphics Eldo-RF环境下进行仿真,结果表明振荡器在1mA工作电流下,在2.4GHZ达到-119.5dBc/Hz@1NHz的相位噪声,功耗为3.0mw。

一种三态鉴频鉴相器的设计

鉴频鉴相器是电荷泵锁相环的一个重要模块,其鉴相范围、鉴相灵敏度、死区、速度等因素影响锁相环的性能。综合考虑以上因素,设计了一种三态鉴频鉴相器。该设计采用Chartered 0.35um CMOS工艺,使用Mentor公司的模拟电路仿真软件Eldo进行仿真。仿真结果表明鉴频鉴相器鉴相灵敏度好,速度快,鉴相死区仅为5ps,最大工作频率可达3GHz。该鉴频鉴相器结构简单,只用了18个管子,有效的节省了芯片面积。