基于ARM9的AC＇97控制器的电路的改进

针对基于ARM9框架下AC＇97控制器在录放音时有噪音的不足以及在FPGA验证下频繁出现异常重启的缺点，该文对该控制器的异步FIFO进行改进——重新设计FIFO状态判断标志以正确地配合DMA对其进行读写的时序。在对其进行Verilog硬件代码的修改后．在Altera公司的StratixⅡ系列FPGA上进行功能验证。