一种IC芯片管脚焊接缺陷频域检测算法的研究

针对PCB中IC芯片的管脚焊接的在线检测问题,提出一种IC芯片管脚图像的定位、分割和焊接缺陷的频域检测算法及其实现技术。理论分析和实验结果表明,这种算法对PCB中IC芯片的管脚焊接缺陷检测的识别正确率高,误检率小,具有很好的鲁棒性。

基于FPGA的USB2.0控制器设计

介绍了一种用VHDL设计USB2.0功能控制器的方法,详述了其原理和设计思想,并在FPGA上予以实现。

一个运动图像实时压缩的64位并行指令集

为实现运动图像的实时压解传输 ,采用 8位乘加并行、系数转换、矩阵转置和数据装载和截位的通盘解决方式 ,构造了一个 6 4位并行二维离散余弦变换 (discreteco sinetranslation ,DCT)硬件核 ,使得运动图像的压解运算中DCT和运动估值的CPU耗时下降了十几倍 ,实现了实时压缩 .

80位并行3D-DCT硬件核解决方案

提出一种使用三维离散余弦变换 ( 3D DCT)对运动图像进行压缩解压的新算法 .在此算法的基础上构造了一个 80位 3D DCT硬件核 ,通过并行连乘连加运算加快计算速度、三维转置存储体消除矩阵转置耗时、中间寄存器消除中间计算结果的存取时间等综合手段 ,达到高速处理目的 .FPGA实现的时序模拟表明 ,采用这种算法可以对现有制式的电视图像进行实时压解处理 .

运动图像实时压缩的流水线型自分块二维DCT硬件核的设计

为实现运动图像的实时压解传输,在优化二维DCT算法的基础上,采用流水线型自分块结构以及系数转换、矩阵转置、数据装载和截位的通盘解决方式,构造了一个流水线型自分块的二维DCT硬件核,以实现运动图像的实时压缩。

高精度数字音频波形发生器

一种基于DDS和FIFO的全数字任意波形发生与采样器的设计方案。

一个并行的三维DCT硬件核的设计

为实现运动图像的实时压解传输,在优化3D-DCT算法的基础上,采用8×8bit乘加并行、系数转换、矩阵转置、数据装载和截位的解决方式,构造了一个64位并行的三维DCT硬件核,使得运动图像的压解运算中DCT运算的CPU耗时下降了十几倍,实现了实时压缩。

一个流水线型三维DCT硬件核的设计

在优化3D-DCT算法的基础上,采用流水线型结构,系数转换、矩阵转置、数据装载和截位的通盘解决方式,构造一个流水线型的三维DCT硬件核,使运动图像的压解中DCT运算的CPU耗时下降十几倍,实现实时压缩。