一种解线性最小二乘问题的FPGA计算方法

针对基于FPGA实现解线性最小二乘问题存在的计算并行性差和计算延迟大的问题,提出基于改进Cholseky分解解线性最小二乘问题的FPGA计算方法。该方法将最小二乘问题转换为矩阵分解和三角阵求解两部分实现,在每个部分通过最大化PE单元数量提高运算的并行性。在矩阵分解部分采用改进的Cholesky分解方法规避开方运算,并将除法运算转换为乘法,减小计算延迟。同时,在三角阵求解部分通过计算结构复用实现正三角和倒三角线性方程组的求解,提高资源利用率。在Xinlinx Virtex XC5VFX130T平台上的实验结果表明,在单精度条件下,相对于PC平台,该方法能够实现8倍以上的效率提升。

基于FPGA线性方程组的存储优化设计

将基于现场可编程门阵列（FPGA）的改进Cholesky分解应用于大规模线性方程组求解时，会出现存储资源限制和带宽瓶颈问题。为此，提出一种基于层次化存储策略和多端口分块式访问方式的解决方案。结合片内双极随机存取存储器（BRAM）与片外同步动态随机存取存储器（SDRAM），构成分层存储结构，通过片内存储复用降低存储资源需求。采用多端口分块式方式访问片外SDRAM，提高带宽并规避随机数据存取的访问延迟。测试结果表明，相对于XeonCPU，该方案能够实现17倍-215倍的效率提升。

一种新型多点互联高速冗余总线通信方法与实现

针对航电设备高可靠与小型化的发展趋势,提出一种新型多点互联高速冗余总线通信方法与实现途径,该总线主站点通过5条公共的通信链路与多达32个从站点进行多点互联通信,5条通信链路中4条通信链路处于工作状态,1条处于热备份状态。通信链路层综合采用曼彻斯特、8B/10B和CRC-16等编解码算法,实现通信链路故障的自动诊断、备份链路的自动切换以及自动重传功能。总线传输峰值带宽可达到400Mbps。与传统航电设备采用的并行总线相比,本串行总线在传输带宽、可靠性、可维护性和小型化等方面具备显著优势。

高性能嵌入式并行计算架构的研究

针对互联网信息时代嵌入式系统难以满足处理大规模、海量数据的需求这一现状,分析当前嵌入式系统架构研究现状,明确了对嵌入式系统快速性、实时性、低功耗、小型化的迫切需求,提出了基于FPGA+DSP的高性能嵌入式并行计算架构。该架构充分利用FPGA灵活的时序控制,实现对大容量数据实时的存读取和数据的预处理;在多核DSP内设计改进Open MP并行架构,实现对数据的高速处理。在该并行架构下对算法进行优化、仿真和分析,结果证明架构的可行性和算法的有效性。