贯通式“微控制器原理及应用”课程实验体系设计

“微控制器原理及应用”课程属于工程应用驱动的课程类型,实践性强,对电子电路、计算机系统结构原理、程序设计能力有较高要求,对于培养优秀的工程和设计类人才具有重要意义。以“新工科”建设与卓越工程师培养、学科交叉与融合为背景,对“微控制器原理及应用”课程的教学及实验内容进行优化整合,提出适合电子电气与计算机专业、一般性工科专业与设计类专业的一体化贯通式教学与实验体系构想,并进行了相应的方案细节设计及初步的教学实践,是对“微控制器原理及应用”教学有意义的探索。

基于分治策略的加法器测试向量生成技术

为应对数据通道测试中向量生成计算复杂度的日益增长,针对加法器进行研究,提出了一种基于分治策略的加法器测试向量生成技术。首先将被测加法器电路分解为并发模块和顺序模块,分别生成对应这些模块故障全覆盖的测试向量子集,再将他们的输入信号映射为被测加法器电路的基本输入,经去除冗余向量后得到完整的测试向量集。给出的实验结果表明了该技术能有效地降低加法器测试向量生成的计算量,特别对于大规模加法器电路的测试生成,其效果更佳。

基于DSP的数模混合视频传输开放实验设计

该文针对现有数字视频无线传输实验平台的不足,提出了一种基于数字信号处理器的数模混合视频编码传输开放实验系统。首先,介绍了该开放实验系统的整体结构及软硬件划分方案;其次,对硬件设计中数字信号处理器核、直接存储访问传输和跨时钟域数据传输等方面进行了详细阐述;然后,设计了相应的软件并对测试结果做了定量分析;最后,列举说明了该系统在教学实践中的应用。实践证明该实验系统能满足无线视频传输开放实验的需要,并取得了良好的教学效果。

基于存储体系结构的处理器性能提升

随着计算机体系结构的发展,处理器运算单元速度大大提高,存储器速度成为处理器性能提高的瓶颈。通过实际分析,提出解决该问题的方法与途径。一个好的存储体系结构能够大大改善处理器性能。选取合适的缓存大小、路组,建立多级缓存结构,采用writebuffer、victim cache和stream buffer可以进一步缓解暂停处理器运算单元流水线所带来的性能下降问题。

软硬件协同的SOC设计方法

软硬件协同设计是一种正在发展中的设计方法。本文首先分析了它在SOC设计中的必要性,其次给出了软硬件协同设计的基本流程,并探讨了其优点和现存的技术难点。最后给出了设计及验证实例。

基于跳转轨迹的分支目标缓冲研究

现代计算机体系结构受两个方面的困扰:性能和能耗。为降低嵌入式处理器日益增长的功耗,提出基于跳转轨迹的分支目标缓冲结构(TG-BTB)。与传统分支目标缓冲每次提取指令时需要查询分支目标缓冲不同,TG-BTB只在执行轨迹预测为跳转时才查询分支目标缓冲。该结构通过在程序执行过程中动态分析跳转轨迹行为,可以实现只在轨迹跳转时查询分支目标缓冲,从而降低功耗。在动态分析过程中首先提取记录两条跳转分支指令之间的指令间隔,然后将提取的指令间隔存储在TG-BTB中,最后根据存储在TG-BTB中的指令间隔决定是否需要查询BTB。基于基准测试向量进行模型验证和性能测试,实验结果表明TG-BTB降低了81%的BTB查询能耗。

VStation硬件辅助验证平台在高性能CPU功能验证中的应用

现代集成电路设计中,随着制造工艺的发展和基于IP复用技术的广泛应用,芯片的规模越来越大,功能也日益复杂,功能验证已成为大规模芯片设计的瓶颈。本文主要介绍了Mentor Graphics公司Vstation硬件辅助验证平台在高性能CPU功能验证中的应用。通过硬件加速仿真,极大的提高了功能验证的效率,缩短了验证周期,保证了设计的功能正确性。

基于RTL综合策略的状态机优化方法

有限状态机及其设计技术是数字系统设计中的重要组成部分,是实现高效率、高可靠性逻辑控制的重要途径。良好的状态机的实现不仅与状态机的设计有关,而且与采用的综合策略密切相关。Synopsys公司的DesignCompiler(设计编译程序)提供了针对状态机的综合优化策略,文中叙述了基于RTL(寄存器传输级)综合策略的有限状态机优化方法。

VStation硬件辅助验证平台在高性能CPU功能验证中的应用

现代集成电路设计中，半导体制造工艺已逐渐向亚微米、深亚微米发展，90纳米、65纳米工艺已经成熟应用于生产，基于IP复用技术在SoC设计中广泛采用，这促使芯片的规模越来越大，功能也日益复杂。为了保证所设计芯片功能的正确性，需要投入比以往更多的时间和人力，难度也大幅增加。功能验证就是确认所进行的芯片设计是否达到预先设定功能要求的过程。而目前功能验证能力已经远远落后于设计能力，功能验证正成为大规模芯片设计的瓶颈。如何建立一个高效的功能验证环境是Ic设计和验证领域应该重视和研究的课题。