基于JP5028G芯片的2048kbit/s接口电路设计与验证

2048kbit/s接口是通信网中传输网、接入网、同步网的主要数据或定时接口。传统的接口芯片主要实现NRZ码和HDB3编码之间的编解码。本文利用国产JP5028G芯片进行了E1定时电路设计并进行了验证。