改进的分层修正最小和LDPC译码算法及译码器设计

提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用非常少的情况下可以获得较高的译码吞吐量,同时保持译码器译码性能和相应的浮点算法很接近。另外通过合理地设计LDPC码校验矩阵(H矩阵)和译码器数据处理单元,使得译码器可以支持多种码长码率LDPC码译码。这样结构特点的译码器,在低功耗以及需要多种码长码率的编码进行数据传输的领域有着非常高的应用价值。

基于扩展PEG算法的低密度校验码构造方法

提出了一种带扩展的PEG算法进行LDPC码的构造。相对于经典的PEG算法而言,该算法在构造的时候考虑的H矩阵行重的分布,另外构造的H矩阵具有准循环移位的特性,易于硬件实现。因此,该算法有着非常高的实用价值。