基于深度知识图卷积网络的推荐算法

图神经网络在基于知识图嵌入的推荐算法中面临数据稀疏和模型过平滑问题,而导致推荐系统难以捕捉用户潜在的长期偏好。针对该问题,提出了一种基于深度知识图卷积网络的推荐算法。首先,在利用历史交互数据构建知识图谱的基础上,通过随机采样过程来获得知识图谱的多个视图以缓解交互数据稀疏的问题。其次,在知识图卷积操作过程中引入残差连接以缓解过平滑问题,从而构建一种深度知识图卷积网络以捕获高阶邻居信息并获得用户潜在的远程兴趣。同时,为了避免深层图卷积网络带来噪声输入问题,利用图自注意力机制对深层特征表示进行提纯。为验证模型的可行性和有效性,在3个真实数据集上进行了大量实验。实验结果表明,所提出的模型能够有效缓解过度平滑问题。在这3个数据集中,模型的ROC曲线下的面积(Area Under Curve,AUC,记为AUC)分别达到了0.974、0.812和0.732,相较于现有方法,模型的推荐准确度明显提升。

基于MSST及HOG特征提取的雷达辐射源信号识别

针对传统雷达信号识别算法在低信噪比下识别准确率低的问题,提出了基于多重同步压缩(MSST)时频变换及方向梯度直方图(HOG)特征提取的雷达辐射源信号识别算法。所提算法在雷达时域信号短时傅里叶变换(STFT)基础上进行多重同步压缩处理获得信号时频分布图,通过HOG算子对信号时频分布图进行HOG特征提取,将提取的HOG特征通过主成分分析法(PCA)进行降维,将降维后的特征参数送入支持向量机(SVM)对雷达信号进行分类与识别。实验结果表明:所提算法具有较低的复杂度,当信噪比为-8 dB时,仿真实验与半实物仿真实验针对9种典型雷达信号的识别准确率达到90%以上。

距离-多普勒SAR成像信号处理器系统结构的设计

距离 多普勒 (R D)算法是一种常用的SAR成像算法。本文从R D算法的流程及其特点出发 ,结合工程实际 ,从R DSAR成像雷达信号处理器的基本结构、存储器组织、数据通路等角度讨论了R DSAR成像信号处理器系统结构设计中的基本问题 。

一种基于软件无线电的频谱扫描技术

在无线电综合测试仪的设计中,频谱扫描是一项基础技术.将需要扫描的频谱划分成子带,进而提出了一种通过在模拟前端采用可变频率本振的混频器和低通滤波器实现子带信号分离,然后对子带信号进行采样并且变换到频域,最后将所有子带频谱拼接获得完整频谱的技术.为了实现该技术,设计了一个由软件无线电(Software-defined Radio,SDR)接收机和数字信号处理片上系统(System on Chip,SOC)组成的软件无线电平台.随后,在基于该平台实现的综测仪原型上对频谱分析技术进行了验证.仿真和实验表明,该方法和原型样机能够对0~6 GHz范围的频谱进行扫描,同时具有较低的噪声水平和较好的动态范围,且能够提供相位谱,因而适用于嵌入式频谱仪和无线电综测仪的应用场合.

基于双通道卷积神经网络的雷达信号识别

为解决在低信噪比下特征提取困难、雷达信号识别率低的问题,提出了一种基于Choi-Williams分布(CWD)和多重同步压缩变换(MSST)的双通道卷积神经网络模型.模型通过对雷达信号进行CWD和MSST时频分析,分别获取二维时频图像并进行预处理,然后送入双通道卷积神经网络进行深度特征提取,最后将两路通道获取的特征进行融合,通过卷积神经网络分类器实现对雷达信号的分类识别.仿真结果表明:在信噪比为-10 dB时,所提模型整体识别准确率能达到96%以上,其在低信噪比下表现优异.

多通道采集器的设计

为了满足声呐与语音信号处理中对多通道信号同步采集和采样率可变的应用需求,提出了一种基于高性能现场可编程逻辑门阵列(FPGA)的多通道采集器。该采集器使用FPGA作为控制器件进行模块化设计,采用24颗高精度模数转换器(ADC)AD7768,并结合上位机控制数据采集和数据处理,实现采样率可变的192通道并行数据采集功能。实验测试表明,该采集器同步性能优于25 ns,采样率可通过上位机配置切换,数据记录速率高达196 MB/s。

多通道高速信号采集器

针对雷达、通信信号处理的模拟信号采集对于高采样率、良好的多通道幅相一致性和设备便携性要求,通过采用高性能的ADC(模数转换器)芯片完成模数变换,配合高性能FPGA和DSP完成数据处理和实时存储,最终经千兆以太网将数据传到上位机用于进一步的分析和处理工作,设计并实现了一种多通道采集器原型。该采集器能够以最高2.5 Gsps采样率同步采集4通道信号,实时存储6 GByte的时域数据。实验表明,所设计采集器具有较高的采样率和采样精度、灵活易用的外部接口和良好的便携性。

一种基于软件无线电技术的低成本运动目标探测雷达

由于成本和频段规范的限制,民用的线性调频连续波(LFMCW)体制的毫米波雷达往往体积较小且作用距离较近。在一些对于作用距离较远的运动目标检测应用场合,现有的商用现成品(COTS)毫米波雷达无法满足要求。在现有商用现成品毫米波射频(RF)前端的基础上,设计了一种基于软件无线电(SDR)的线性调频连续波雷达原型,在一个以异构片上系统(SOC)处理器为核心器件的软件无线电平台上,采用距离多普勒处理的方法提高信号相干积累增益,通过增加较小成本获得了比现有民用毫米波雷达更大的改。实测验证表明,该雷达原型作用距离较远,并且具有灵活性高、成本低和小型化的特点。

高性能模数变换器测试平台设计

雷达和通信系统中使用的模数变换器(analog-to-digital converter, ADC)的带宽和采样率越来越高,接口形式从并口向JESD204B发展。为了满足ADC芯片在开发、生产、评估和应用中进行性能测试的需求,在研究ADC性能指标及其测试方法的基础上,采用高性能可编程逻辑门阵列(field-programmable gate array, FPGA)结合DSP(digital signal processor)的架构,设计了通用的高性能模数变换器性能测试平台,开发了数据采集和性能分析软件,并且针对多款不同接口形式且采样率从240 MSPS(million samples per second)到5 GSPS(gigabit samples per second)的ADC进行了性能测试实验。结果表明,该平台能够满足最新ADC的性能测试需求,具有接口灵活、运算能力强、实时性高等特点。

基于时频图像和高次频谱特征的雷达信号识别

针对低信噪比下雷达信号识别准确率较低的问题,提出了一种基于时频图像和高次频谱特征联合的雷达信号识别算法。该算法首先对信号采用Choi-Williams分布(Choi-Williams distribution,CWD)变换获取时频图像,接着对时频图预处理并用灰度共生矩阵(gray level co-occurrence matrix,GLCM)提取纹理特征;然后利用对称Holder系数提取信号的高次频谱特征;再将纹理特征和高次频谱特征构成一组联合特征向量,最后通过支持向量机(support vector machine,SVM)实现雷达信号的分类识别。通过对8种典型雷达信号进行实验,结果表明本算法在信噪比为-8 dB时,不同信号的识别准确率能达到90%以上。

采用硬件加速的宽带数字接收机设计

在FPGA进行硬件加速的基础上,采用10位的高速A/D转换器设计并实现了采样率5Gsps(Gigabit samples per second)、带宽2GHz的宽带数字接收机的硬件实物原型.在所设计的硬件平台上,完成了FPGA硬件加速的FFT算法实现和超分辨率的信号检测算法实现,进而提高了接收机在接收多个信号时的瞬时动态范围(IDR).该设计较之前代在集成度、功耗、体积和动态性能等方面均有显著提升.经实验验证,在高达2GHz的频率范围内,接收机同时接收两个信号时,通过硬件加速的4 096点FFT计算,其瞬时动态范围最大可达52dB.

宽带DRFM干扰机信号处理模块设计

目的:提高数字射频存储器(DRFM)干扰机的瞬时带宽、处理能力和灵活性等性能。方法:结合DRFM原理与信道化接收技术,提出了高性能宽带DRFM干扰机信号处理模块的设计方案,并据此采用先进的信号处理器件和高性能ADC、DAC设计硬件平台,完成相应的软件设计。结果:对硬件平台的性能参数进行测试,实验表明其瞬时带宽可达4 GHz,信号最大存储深度约为200 ms,最小转发延迟约为600 ns。结论:该原型机可实现对新体制雷达的有效干扰。