源端射频干扰下CMOS数字电路的时序失效机理

当前CMOS数字芯片设计流程缺少对电路电磁抗扰性的检验。大幅电磁干扰会导致数字电路出现电路失效,但电路失效的原因以及电路失效与幅度和频率等干扰参数的关系尚不清楚。针对这一问题,详细研究了源端射频干扰下CMOS数字电路的工作状态。通过给出失效与干扰参数的关系的基本理论,得到CMOS数字电路在受扰情况下的失效原因。结果表明,时序错误是大幅电磁干扰引起CMOS电路失效的主要原因。电路失效可通过电路路径延时的漂移和抖动来解释,漂移和抖动与电磁干扰的幅度和频率存在特定关系,因此时序失效是可预测的。基本理论所描述的失效规律可作为EDA工具的原理,用于芯片设计早期阶段对电路的抗扰性检验。

“CPU芯片设计”实验教学探讨

本文讨论将实用CPU的芯片设计技术纳入微电子专业"数字集成电路"本科实验教学的意义和可行性,介绍了一门内容包含了从FPGA设计一直到版图设计各个环节的CPU芯片设计实验课。课程使用已经商业化了的CPU代码。详细描述了课堂教学和上机操作的教学内容,并给出课程的实施情况。论文表明,将实用CPU作为芯片设计实验课的设计对象是可行的。

基于USRP教学平台的ADS-B接收实验设计与验证

随着软件无线电技术的成熟与普及,依托软件编程实现通信原理实验的基础教学已成为高校通信工程类专业相关实验教学的不二选择。依托通用软件无线电硬件平台(Universal Software Radio Peripheral,USRP)为基础的教学平台,围绕系统性通信原理教学内容创新与案例设计需求,引入当今航空界主流的空中交通管制监视技术--广播式自动相关监视(Automatic Dependent Surveillance Broadcast,ADS-B)技术为学习与实践目标,完成了ADS-B航空通信收发技术实验的设计与验证。在实验案例中,重点讨论了多普勒频偏和设备频率稳定度对系统性能的影响,完成了涵盖航空器ADS-B数据采集、报文解析、数据库存储、实时定位、航迹展示等完整的实验内容设计。通过教学案例的设计,满足了“通信原理实验”扩展性设计实验教学的需要,为基于USRP平台的教学实践提供了一个鲜活的应用案例。