DVB系统通用外码解码器的FPGA实现

介绍采用流水线结构的信道外码解码器的FPGA硬件设计和实现,它不仅可应用在地面数字电视广播(DVB-T),也可应用在卫星数字电视广播(DVB-S)和有线数字电视广播(DVB-C)接收端。

低开销多标准8×8离散余弦变换设计

针对现有的多种视频标准,在总结分解后矩阵的共同特点的基础上,定制实现了一种资源共享结构。该结构通过定制实现处理单元、蝶形变换网络和转置,实现了附带有"阶流水"结构的高效率计算结构。实验结果显示,本文所提出的结构,除了能够在低开销的前提下支持现有的视频标准H.264、视窗媒体视频(VC-1)、音视频编码标准(AVS)和高效视频编码(HEVC)之外,还能够对格式为4:2:0的Full-HD和宽四叉扩展图形阵列(WQXGA)的视频序列进行实时处理。通过在0.13μm工艺下的综合实现,相比于现有的设计,本文所提出的设计逻辑资源开销下降近44%,功耗减小近20%。

基于AVS高清编码器IME算法设计和实现

在一个典型的视频编码系统中,其中运动估计(ME)的运算量大约占总运算量的60%~90%,尤其未来的数字电视将以高清和超高清标称,意味着在保持一定的信噪比条件下更大的搜索范围。本文提出了一种基于以上算法优势特点的运动估计算法及其硬件实现――分层全搜索运动估计(HFSME),该算法支持AVS标准的多参考帧技术(B,P帧均采用2幅图像作为参考帧)、率失真优化(RDO)和4种宏块分块模式(16×16,16×8,8×16,8×8),并满足AVS高清实时编码器的需求。从性能上该算法及其硬件实现支持AVS Baseline级高清1080P,帧率达到30 fps,搜索面积达到234×98像素,相较于同样性能下的全搜索算法,峰值信噪比(PSNR)相差不大,但运算量只有全搜索算法运算量的1/4。同时,相较于文献[12]中的结构,本文设计的基于HFSME算法的IME(整像素运动估计)结构设计,在处理单元(PE)规模上是文献[12]结构的2倍,但是搜索范围能力是其4倍,并且吞吐率是其10倍,具有最优的性能,带来了良好的性价比。