一种基于异质多铁结构全局应变时钟的纳磁体择多逻辑门

利用正、负磁致伸缩系数材料(Terfenol-D,Ni)对相同应变的响应差异,提出了一种基于异质多铁结构全局应变时钟的纳磁体择多逻辑门,设计了“高应力启动-低应力计算”的两步择多计算模式,使用MuMax3微磁学仿真软件建立了该器件的微磁学模型,并研究了其能量演化情况和周期能耗.仿真结果表明:异质多铁结构全局应变时钟纳磁体择多逻辑门能够成功地对任意的3端输入组合连续执行择多计算;应用两步择多计算模式,该器件计算正确率可达100%,其执行连续计算的周期为2.75 ns,周期能耗约64 aJ.研究发现:应力各向异性能和偶极子耦合能变化引起的能量势阱变化是决定该器件磁化动力学行为的主要原因.本文研究结果可为纳米磁逻辑电路的设计提供重要指导.

基于混合忆阻器-CMOS逻辑的全加器电路优化设计

将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了"与"、"或"、"与非"、"或非"基本逻辑门。通过构建"异或"逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的全加器电路优化设计方案。最后,分析忆阻器参数β,Vt,Ron和Roff对电路运算速度和输出信号衰减幅度的影响,研究了该优化设计的电路功能和特性,经验证模拟仿真结果与理论分析结果具有较好的一致性。研究结果表明:全加器优化设计结构更简单,版图面积更小,所需忆阻器数量减少22.2%,CMOS反相器数量减少50%;增大参数β值可提高运算速度,增大忆阻值比率Roff/Ron可减小逻辑输出信号衰减度。

混合忆阻器-CMOS逻辑运算的优化设计研究

基于混合忆阻器-CMOS设计成的典型逻辑门在输出端的忆阻器存在泄露电流,导致运算输出信号幅度产生衰减,引起多级互联电路逻辑运算混乱甚至出错。为了解决这一难题,文中提出采用变形逻辑运算表达式,以CMOS反相器可实现的“非”逻辑操作完成输出端信号传递这一方案,改进了电路运算设计结构但不改变电路运算的复杂度。进而以“异或”、“异或非”逻辑门和一位全加器为例,以理论分析、新电路结构设计和PSpice软件模拟仿真三者共同验证了该方案的有效性。研究结果表明,该方案很好地解决了级间连接忆阻器的泄露电流,有效降低了逻辑运算信号的衰减现象,且改进设计的电路逻辑功能正确,运算准确性得到提高,输出信号低电平近似为0 V,高电平达1.8 V,均接近理想值,有利于实现新型高性能复杂逻辑运算的设计、开发和大规模集成应用。

混合SETMOS神经元分段线性输出函数的实现

提出了一种结构简单的神经元分段线性输出函数SETMOS实现方式。理论分析了恒流源偏置下单电子晶体管(SET)器件的特性和神经元分段线性输出函数。利用SET和金属氧化物场效应晶体管(MOSFET)混合结构实现了分段线性输出函数电路,并通过仿真分析得到了分段线性特性,提出了具体相应的调节方法,验证了该混合结构功能的正确性。结果表明,该混合电路具有结构简单,nm级特征尺寸,分段线性度好,静态功耗极低,约200nW,驱动负载工作能力强,输出电压可达几百毫伏,易于大规模神经网络电路的实现及应用和集成度的进一步提高。

纳米级SET/CMOS混合器件的研究进展

SET/CMOS作为一种单电子晶体管与纳米级CMOS混合结构的新兴纳米电子器件,不仅实现两者优势互补,而且其突出的功能特性极大影响着电路微型化发展的道路。从SET/CMOS的串联和并联两种基本结构出发,阐述了各自的工作原理与特性、进而介绍了该混合器件目前在实验室制备、电路设计以及数值模拟研究方面的现状,最后讨论了器件在发展中尚需解决的问题及其应用前景。SET/CMOS的容错电路及互连结构新型设计将会加速实用化的进程,使集成电路产生质的飞跃,进而有望实现超高密度的信息存储和超高速信息处理,并将在未来智能计算机、通信设备和自动化方面发挥重要作用。

基于混合SET/MOSFET的比较器

基于双输入单电子晶体管与MOSFET的混合结构I-V特性和数字电路的逻辑设计思想,提出了一种由5个双栅极SET和6个MOSFET构成的一位比较器电路结构。该比较器有以下优点:利用双栅极SET和MOSFET构成逻辑块使电路结构大为简化;减少了管子的数目;电压兼容性好,驱动性能高;输入和输出高低电平都接近于1V和0V;静态总功耗低,为nW级。仿真结果验证了它的正确性。

含无损传输线的约瑟夫森结电磁系统中的分岔与混沌

建立了含无损传输线的约瑟夫森结电磁系统左端点处电压正向行波分量的一维Poincaré映射模型,运用非线性动力学理论分析了映射定点的稳定性.通过数值计算得到了映射随电压反射系数变化的分岔图,详细分析了系统随参数变化的动态演化过程.结果表明在一定参数条件下,该电磁系统中存在着分岔、混沌、周期吸引子共存、混沌吸引子共存以及周期与混沌吸引子共存等复杂的非线性动力学行为.

基于钴和坡莫合金纳磁体的全自旋逻辑器件开关特性研究

基于纳磁体动力学和自旋传输机理,建立了全自旋逻辑(ASL)器件的自旋传输-磁动力学模型.基于该模型分别研究了钴纳磁体构成的全自旋逻辑(CoASL)器件和坡莫合金纳磁体构成的全自旋逻辑(PyASL)器件在不同沟道长度和电源电压下的开关特性.结果显示PyASL器件在开关延迟时间和功耗上要小于CoASL器件,且能可靠工作的最大沟道长度要大于CoASL器件.另外,两种ASL器件的开关延迟时间可通过减小沟道长度或增加电源电压来减小;而功耗可通过减小沟道长度或电源电压来减小.同时,减小沟道长度能有效抑制热噪声对开关延迟时间和功耗的影响,但增大电源电压只能抑制热噪声对开关延迟时间的影响.上述研究结果将为优化ASL器件磁性材料和器件结构提供重要的参数选择依据.

一种基于忆阻器的可重配置逻辑电路

分析了具有阈值特性的双极性忆阻器模型的阈值电压和高低阻态开关特性,提出了一种基于该模型的可重配置逻辑电路。与基于忆阻器的蕴含逻辑门电路相比,可重配置逻辑电路具备逻辑运算的完备性,在实现"非"、"或"、"与"运算时,运算速度更快、功耗更低。仿真实验验证了电路逻辑功能的正确性,为设计运算速度更快、功耗更低的全加器和数选器等逻辑电路提供了参考。

双极性忆阻器模型参数对蕴含逻辑门的影响

首先深入分析了具有阈值特性的双极性忆阻器模型的阈值电压和高低阻态开关特性,然后基于此模型设计了蕴含逻辑门电路,该设计有效解决了由线性漂移忆阻器模型构建的蕴含逻辑门电路存在的状态漂移问题。最后分别研究了忆阻值变化快慢参数(β)、阈值电压(V_t)和高低阻态阻值比率(a)对蕴含逻辑门电路运算速度和功率损耗的影响。理论分析和电路仿真表明,β增大或V_t和a减小,电路运算速度提高;β增大或a减小,电路功耗减少,V_t对电路功耗影响很小。研究成果为进一步设计运算速度更快、功耗更低的全加器和多路器等逻辑电路提供理论依据。

简单分段线性混沌系统与SETMOS混沌系统的自适应广义同步(英文)

研究了基于SETMOS构成的、参数未知的类双涡卷混沌系统与结构不同的简单分段线性混沌系统的广义自适应同步方法。通过分析混沌系统的特点和广义同步的定义,基于李雅普诺夫稳定性理论,提出了一种新颖的、结构简单的自适应控制器和参数更新律,来实现不同结构、驱动系统参数未知的混沌系统的广义同步。这种方法还可以应用于不同结构或相同结构的其他同步问题,如自适应广义反同步等,应用范围较广。仿真结果进一步证实了该方法的有效性和可行性。

Josephson环耦合量子细胞神经网络混沌动力学分析

量子细胞神经网络(QCNN)在大规模信号处理上是一种崭新的结构,将是未来细胞神经网络(CNN)一个新的发展方向。以Josephson环的幅值和相位作为状态变量,研究了两个Josephson环耦合的量子细胞神经网络的非线性动力学行为。通过理论研究和计算机仿真,发现系统具有丰富的动力学行为,如周期、拟周期、混沌和超混沌状态。分析了细胞内隧穿矩阵元比例系数和相邻细胞互感系数对系统分岔与混沌特性的影响,发现系统经拟周期分岔进入混沌,在不对称细胞耦合的量子细胞神经网络中,系统能产生混沌的参数范围较大,且在混沌区域没有周期窗口,是一种鲁棒混沌;在对称细胞耦合的量子细胞神经网络中,系统能产生混沌的的参数范围相对较小,且在产生混沌振荡的区域内有周期、拟周期窗口。

全自旋逻辑电路的仿真模型

为了便于对由全自旋逻辑器件构建的逻辑电路进行仿真和验证,基于Landau-LifshitzGilbert方程建立了纳磁体磁矩动力学模型,基于自旋注入和自旋传输机理建立了自旋传输模型,并分别将磁矩动力学模型和自旋传输模型封装为通用的SIMULINK模块。根据全自旋逻辑电路的拓扑连接关系,对这两类模块进行耦合,构建了电路仿真模型,实现对电路逻辑功能的仿真验证。对反相器/缓存器和择少逻辑门电路的仿真验证了该模型的有效性。

非自治约瑟夫森结阵列的耦合同步研究

针对电阻-电容-电感分路的约瑟夫森结耦合的阵列,当驱动电流的相位差为零时,分析了对称振子之间完全同步流形及其稳定性.当相位差不为零时,计算了误差系统随相位差变化的分岔图和李雅普诺夫指数曲线,发现相位差破坏了振子对之间的完全同步,但却可以抑制系统中的混沌.理论上讨论了约瑟夫森结阵列中延迟同步的存在性,发现距离较远的振子对之间的延迟同步化程度较高,而振子数较少的阵列中无法建立延迟同步,同时还得到了同步建立时的延迟时间与驱动电流相位差之间满足的关系式.

约瑟夫森结无穷维电磁系统中的时空行为分析

针对一类含无损传输线的约瑟夫森结无穷维电磁系统,运用行波理论推导了电压正向行波分量的Poincaré映射关系,并在此基础上建立了传输线沿线电压的离散映射模型。通过数值计算描绘了传输线沿线电压的空间振幅变化图和时空行为发展图,分析了系统的时空行为随参数变化的动态演化过程。结果表明在一定参数条件下,约瑟夫森结无穷维电磁系统中存在着周期和时空混沌等丰富的非线性动力学行为。

基于忆阻器超混沌系统的动力学分析及电路实现

将忆阻器作为反馈项,引入到临界Liu混沌系统中构建了新型四阶忆阻超混沌系统,接着对其进行基本的动力学特性分析。同时研究了忆阻参数和系统参数对动力学行为的影响。最后设计出了该超混沌系统的模拟电路,得到的仿真结果与理论计算相一致,证实了所设计混沌系统的物理可行性。

基于应变调制型磁性隧道结的自动置位逻辑门电路

建立了应变调制型磁性隧道结（MTJ）器件的HSpice电路仿真模型,分析了该器件的转换特性。基于所建立的模型并结合BSIM4 90 nm CMOS模型,设计了一种非易失性自动置位逻辑门电路。分析了4种组合输入电压作用下电路中MTJ磁阻的转变特性。对所设计电路的逻辑功能进行仿真分析,通过改变MTJ尺寸参数,得到了所设计电路两种规格下的输入和输出特性。仿真结果表明,该电路成功实现了或非（NOR）和与非（NAND）逻辑,验证了所设计电路功能的正确性。研究结果对今后基于应变调制型MTJ器件设计低功耗和非易失性集成电路具有重要意义。

基于量子元胞自动机容错反相器的设计

分析了由线、反相器、扇出、择多逻辑门等量子元胞自动机组成的基本电路在工艺制造过程中可能存在的故障,基于块择多逻辑门的冗余结构设计思想,设计出具有容错能力的量子元胞自动机反相器,最后利用QCADesigner软件对位于不同输入输出点的极化值进行了仿真研究和验证。结果表明,所设计的反相器结构对称,输入与输出方式多样性,对元胞位移故障和元胞缺陷故障具有较好的容错能力,这将对构成更复杂的大规模QCA集成电路容错的研究具有一定的借鉴意义。

忆阻器和量子元胞自动机纳电子超混沌系统的函数投影同步研究

研究了忆阻超混沌系统与量子细胞神经网络的函数投影同步问题。通过对2个超混沌系统的理论分析,设计了同步控制器,实现了异结构超混沌系统的函数投影同步,并运用Lyapunov原理进行了稳定性证明。同时,进一步理论推导了量子细胞神经网络中不确定参数的系数向量线性无关性,实现了对不确定参数的估计。仿真结果表明2个超混沌系统的函数投影同步取得了良好的效果,系统的不确定参数也逐渐回归到理想值。文中的研究结果为纳电子混沌系统在保密通信中的应用提供了一定的理论指导。

应变调制型多铁异质结器件的HSpice电路建模

由于具有天然的非易失性和极低的动态功耗,应变调制型多铁异质结在后摩尔时代新型电子技术中具有广阔的应用前景。通过分析反映磁致伸缩层磁化强度动态特性的Landau-LifshitzGilbert(LLG)方程,并参考电容的伏安特性,建立了该器件的一种HSpice电路仿真模型。仿真结果表明,在应力时钟的驱动下,磁化强度完成了面内180°翻转,实现了两个逻辑稳态之间的转换。随后,通过将HSpice仿真结果与物理模型的数值分析结果进行对比,验证了电路模型的有效性。研究结果为今后基于应变调制型多铁异质结器件设计大规模集成电路奠定了基础。