基于有符号数乘法器优化设计的自适应陷波器FPGA实现

自适应滤波器因其具有能跟踪未知信号特性并自动调整到最佳的滤波效果而被广泛应用于诸多领域,如噪声消除、智能天线阵、音视频处理等。针对自适应滤波器实时性和运算速度等要求,FPGA成为自适应滤波器硬件实现的主流平台之一。由于系统愈加复杂,FPGA的片上资源也显得弥足珍贵。对于FPGA自适应滤波器而言,资源的大量消耗主要来自于乘法运算量,因此在设计中达到相同的滤波效果时降低乘法资源的消耗是关键。该研究基于EP4CE15F17C8的FPGA平台,采用模块化和并行式的设计思路,基于符号LMS算法自行设计了有符号数阵列乘法器,在有限硬件资源的条件下实现同等滤波效果的自适应陷波器设计。试验结果表明:以滤除工频干扰为例,硬件平台能有效恢复目标信号,与目前流行的自适应陷波器对比,所需乘法器资源减少7%。