嵌入式处理器中的寄存器堆延迟写回技术

为了降低嵌入式处理器中寄存器堆的功耗,提出一种基于限制取指的寄存器堆延迟写回技术.对于嵌入式处理器,传统的寄存器堆延迟写回技术带来的效果并不明显,文中根据处理器前端比后端快的特点,采用限制取指技术提高寄存器堆延迟写回的效果,不仅大幅度地消除了对寄存器堆不必要的写操作,同时也降低了处理器前端的功耗.FPGA平台上的实验结果表明:在不影响程序性能的情况下,应用该技术后,EEMBC程序对定点寄存器堆的写操作减少了35%,对ICache的访问减少了15%,且没有额外的开销.

GALS处理器的功耗有效性方法研究

鉴于多核时代的到来使功耗成为处理器设计的首要限制因素，功耗有效性也成为重要的设计目标，而且全局异步局部同步（GALS）的时钟设计可以很好地结合动态电压／频率调节（DVFS）的策略来提高多核处理器的功耗有效性，以采用GALS结构的多核处理器为目标，设计出了一种适用于研究目标的DVFS算法——基于投票选择的延迟决定算法。这种DVFS算法能动态统计各处理器核运行时的结构信息，利用这些信息进行投票，根据投票结果来动态调节各处理器核的电压和频率，从而降低处理器运行时的功耗和提高功耗有效性。根据实验结果统计，采用上述方法的处理器运行负载程序时，功耗节省24．8％，性能损失仅9．9％。