一种采用分段温度补偿的低温漂带隙基准源

提出了一款宽温度范围、低温漂系数的带隙基准源。以Banba结构的带隙基准源作为核心电路,产生开口向下的抛物线状输出基准电压,将抛物线顶点向高温段移动,使输出基准电压的高温段趋于平缓,利用分段温度补偿技术对低温段进行曲率补偿,补偿电流由不同温度系数的电流相减产生,有效降低了温漂系数,并拓宽了带隙基准源工作的温度范围。在0.18μm的标准互补金属氧化物半导体(CMOS)工艺下进行电路性能验证,仿真结果表明,在-50~150℃的温度范围内,提出的带隙基准源的温漂系数为0.65 ppm/℃,在1.8 V的电源电压下输出电压为760 mV,版图面积仅为0.01 mm^(2)。

面向大规模卷积计算的多忆阻器阵列互连结构设计

针对现有多忆阻器阵列集成架构中存在的数据加载、读出效率低以及阵列协同灵活性差等问题,提出一种高效率、高灵活度的阵列互连架构。该架构所采用的数据加载策略支持多种权重映射模式下的数据复用,减少了片外数据访存需求;所采用的计算结果读出网络支持多个处理单元灵活组合实现不同规模卷积运算,以及计算结果的快速累加读出,进而提升了芯片灵活性和整体算力。在NeuroSim仿真平台上运行VGG-8网络进行的仿真实验表明,与MAX 2神经网络加速器相比,在仅增加6%面积开销的情况下,取得了146%的处理速度提升。

基于FPGA的智能营区防冲击系统设计

为提高安防措施,延缓不法分子动作,确保营区安全,提出一种营区智能防冲击系统解决方案。该方案以移动物体的外形形状、车牌信息、车辆速度为输入特征,采用虚拟线圈感应、车牌识别、车辆测速、系统控制等方法来实现预警警告和阻车钉的自动弹出,阻止不法车辆的通行。重点阐述该方案的系统构成及各模块的工作原理,设计并实现了基于Virtex 5系列XC5VSX50T芯片的硬件平台。

强化实践教学环节 提高学员技术应用能力

针对目前"合训分流"培养模式的特点,结合部队反馈的学员任职情况,探索合训学员在"学历教育合训"阶段的教学方法。从合训人才培养目标入手,深入分析教学标准,以信息化战争对军事指挥人才能力素质要求为依托,围绕如何提高合训类学员相应技术应用能力展开思考,就加强"学历教育合训"电子、信息和通信专业基础课程的实践教学环节提出了改革意见。

关于学历教育合训学员毕业实习的思考

学历教育合训学员是我军初级指挥军官的主要来源,是军队建设和作战指挥的骨干力量,学员的培养质量直接关系到军队建设质量,文章对学历教育合训学员毕业实习的必要性、定位、实习内容、师资队伍和考核评价等五个方面进行了深入探讨,给出了一些有益的建议。

指挥型工程硕士培养现状与培养模式改革探讨

当前指挥型工程硕士培养基本符合工程硕士教育的设置原则,能够满足部队信息化建设的发展需求,但依然存在诸多问题,影响培养质量的进一步提高。本文结合多年对指挥型工程硕士培养经验和实际调查反映的情况,研究了指挥型工程硕士培养现状和影响培养质量的几个因素,提出了培养模式改革的建议。

基于PXIE总线的高速CCD数字图像采集系统设计

为实现高速电容耦合器件(CCD)数字图像采集传输,提出一种基于PXIE总线和Camera Link协议的高速图像采集系统设计方案。设计了Camera Link硬件接口电路,实现了视频数据信号的接口设计、控制信号的接口设计、串行通信信号接口设计;同时采用Xilinx公司的Virtex-5 LX50T型FPGA作为PXIE传输控制器,并对IP核进行了开发,减少了外围电路设计难度。创新性地运用直接内存访问的工作方式对PXIE传输速度进行优化。实验结果表明,PXIE配置为8通道时,读取数据速率达到1 504 MB/s,写入速率达到了1 490 MB/s,可以满足高速CCD数据的传输要求。

多目标跟踪的一种联合解决方法

本文提出一种新的解决多目标跟踪（ＭＴＴ）问题的方法，该问题通过一总的模型利用系统识别技术可同时解决数据关联（ＤＡ）和机动估计问题。用这种方法，以前所研究的单目标跟踪／加速度估计技术也可直接用于ＭＴＴ问题，尤其是通过问题的公式化，就可将多模（自适应）卡尔曼滤波（ＭＭＫＦ）效应用于多目标跟踪问题使之获得最佳解。对于大家关心的计算量考虑可应用多模卡尔曼滤波（ＭＭＫＦ）的某些准最佳解。

交错采样技术中的失配误差建模与估计

受限于目前的半导体制备工艺,单片ADC无法在保证高分辨率的同时满足高采样率的要求,因此利用多片ADC并行阵列的时间交错采样技术是实现高速高精度采样的一种有效方法。但是,受制于各并行通道协同工作时,各路器件的固有差异和信号传输的不一致所带来的失配误差,TIADC(Time-interleaved ADC)的性能也受到了极大的影响。文中首先分析了各类通道失配误差(包括偏置、增益和时延失配误差)的来源、特征以及它们对TIADC系统性能造成的影响。其次,本文引入一种有效的误差识别算法,通过提取出输出频谱中特定频点处的失真谱线,利用这些失配谐波与误差参数之间互为傅里叶变换对的关系,得到各类失配误差的估算数值,为后续的误差补偿的准确性提供有力的保障。

一种基于FPGA的雷达数字信号处理机设计与实现

结合具体的雷达导引头型号项目,从数字信号处理机的原理出发,根据项目的要求提出了一种基于DBF技术的某型导引头信号处理机设计方案,方案以Xilinx公司Virtex4SX55FPGA作为数字信号处理的核心器件,实现对6阵元阵列天线接收的回波信号进行实时采集和处理。对系统硬件和软件总体设计及基频信号产生模块、回波信号采集模块、控制信号产生模块和时钟电路模块的具体设计进行了详细介绍。最后在暗室环境对系统进行了测试,测试结果表明系统达到了设计要求。

基于EZ-USB FX3的驱动程序设计

USB3.0数据传输接口以其在传输速度方面具有的优势正逐渐取代USB2.0接口成为电子设备接口的主流,驱动开发需求也与日俱增。传统的Driver Studio+WDM驱动设计方法难度大、耗时长,已无法满足现实应用需求。文中采用全新的WDF驱动架构,通过通用驱动程序改进的方法,在Visual Studio2013+WDK8.1的开发、编译环境下进行了USB3.0驱动程序设计。实验结果表明,该方法设计的驱动可稳定运行,有效地降低了驱动开发难度,并且缩短了开发周期。

基于FPGA的高速串行传输系统的设计与实现

作为高传输速率和低设计成本的传输技术,串行传输技术被广泛应用于高速通信领域,并已成为业界首选。在此基于对高速串行传输系统的分析,对实例进行了总体设计验证,最终达到高速传输的目的。

嵌入式电子系统设计课程思政的实践和探索

为实现习近平总书记提出的把思想政治教育贯穿教育教学全过程,实现全程育人,全方位育人,在高校理工科专业课程中开展思想政治教育十分必要。通过在嵌入式电子系统设计课程教学过程中总结出四个方面的实践案例,探索了课程思政在理工科专业课程中的应用,取得了良好的效果。

研讨课对不同专业学生的指导作用探析

研究生研讨课的专业性较强,主要是针对本专业学生,研讨本专业领域的最新技术和研究方法。这类研讨课往往会引起很多其他专业学生的兴趣,有时会出现在选课的学生中,其他专业学生数量超过本专业学生的情况。以固态存储技术研讨课程为例,教师要探索以新技术为授课内容、指导学生研讨新技术的研究方法、旨在提高学生科研能力的教学模式。教学实践表明,这种教学方式在提高不同专业学生的科研能力方面效果明显。

基于JESD204B协议的数据传输接口设计

为解决AD采集项目中PCB布线复杂及码间同步的问题,对基于JESD204B协议的数据传输接口进行了研究。文中利用Xilinx Kintex-7 FPGA的GTX高速收发器,实现了基于JESD204B协议的数据发送和数据接收接口。在仿真测试平台,将构造的正弦信号送入发送接口,再经接收接口解析出来,与发送的原始数据比较,验证JESD204B数据传输接口的逻辑功能。经测试,发送前的原始数据与从接收接口解析出的数据一致,所设计的电路实现了基于JESD204B协议的数据传输功能。

基于ZYNQ的CPFSK数字解调的设计与实现

传统数字调制解调设计采用FPGA+DSP或ADC的模式,通过传输总线完成数据的存储与传输,针对传输总线设计困难的问题,采用Xilinx新平台ZYNQ,充分利用PL部分并行运算能力强的特点完成了CPFSK解调算法IP核的设计,PS部分通过AXI总线访问IP核,传输速率高达10 Gbit·s-1,提高了对调制信号的处理速度,增加了系统的灵活性,降低了系统的体积和功耗,且便于在机载车载环境下的应用。

基于12C5A62AD的智能充电器

基于微处理器12C5A62AD多功能充电器,实时监测和显示电池电压、充电电流、电池温度,把电池充电的时间每秒分成200个时隙,通过增减充电时隙个数来控制电池充电时的温度和平均电流,在安全范围内把电池充电时间降到最少。同时可以与计算机通信,把电池充电时的电压、电流、温度值实时送入计算机进行存储和分析;接收从计算机传来的指令,根据指令完成相应功能。

基于FPGA和CPCI的数据采集系统硬件电路设计

本文设计了基于FPGA的CPCI总线的数据采集系统硬件电路。

蓝牙技术标准的发展与未来

蓝牙(bluetooth)技术标准自1999年7月推出后,以越来越快的速度进行不断修改和更新,在红外线通信技术,HR技术以及WIFI技术并驾齐驱的情况下,以其优异的表现,日益深入生活应用和生产应用的角角落落,该文详细追溯了蓝牙技术的发展历程以及各个技术版本的特色与区别,并与目前流行的其他三种无线技术进行了比较,并对蓝牙技术的未来发展趋势作出推测。

基于FPGA的PCI Express 3.0高速DMA控制器设计

PCI Express 3.0是最新的高速数据传输协议。本文介绍了基于FPGA的PCI Express 3.0的高速传输系统的DMA控制器结构,并详细说明了DMA控制器的逻辑设计。DMA控制器基于Xilinx公司的Virtex-7 FPGA Gen3 Integrated Block for PCI Express硬核开发,封装成标准FIFO结构,这样可以方便地连接采集数据源和回放目标系统。为了验证设计的功能及可靠性,本文搭建了基于PCI Express 3.0 x8通道的高速采集回放验证系统。实验表明,DMA控制器达到设计指标。当DMA传输大小为16MB时,8通道的DMA读/写速度均能达到4900 MBytes/s,可满足大部分超高速数据采集回放系统传输的需要。