基于特征重要性的深度学习自动调度优化研究

随着深度学习和硬件架构的快速发展,模型和硬件架构的多样性导致采用手工优化方式实现深度学习模型的高性能部署面临严峻的挑战,因此现有的AI编译器框架通常采用自动调度的方法来实现这一过程。但是已有的TVM自动调度优化方法中存在着代价模型数据集不平衡以及调度时间过长的问题,为了解决这些问题,提出了一种基于特征重要性的自动调度优化方法。首先采用xgboost算法对特征重要性进行分析,然后基于重要性系数降低特征维度并对数据标签值进行重分配,以实现提高代价模型精度和优化自动调度效率的目的。实验结果表明,应用所提优化方法,使3种深度学习模型的自动调度时间缩短了9.7%~17.2%,推理时间最多缩短了15%。

异构集成互连接口研究综述

随着集成电路向后摩尔时代发展,异构集成技术成为微电子的新兴方向,异构集成互连接口作为异构集成技术的关键,对异构集成芯片和系统至关重要。为进一步推进异构集成互连接口的实现,分析了现有异构集成芯片和系统的结构,将异构集成技术总结为小芯粒拼接大芯片、大芯片拼接大芯片、晶圆级芯片及晶圆级系统4个技术路线,并对不同技术路线下异构集成互连接口特性进行了总结和对比,阐述了当前产业界和学术界围绕异构集成互连接口的研究现状及存在的问题,最后给出了异构集成互连接口的未来发展趋势和需具备的技术特征。

一种晶上系统互连网络的容错感知结构

晶上系统融合预制件组装和晶圆集成等先进理念,是延续摩尔定律的一种新方法。由于晶圆基板本身制造良率和拼接的不确定性,晶上系统存在路由节点故障或链路故障等问题。为提高系统容错性,提出了一种基于2D-Mesh晶上互连网络的容错感知结构。在Mesh环中交叉使用主副感知器用于获取故障信息,再将其广播至全局路由节点实现数据包的避障绕行,缓解数据包在路由过程中可能发生的阻塞。实验仿真表明该结构在多种故障模式下,相较于传统容错路由算法有更高的饱和注入率,能够有效提高系统容错性,降低局部故障导致的性能影响。

高可靠信息系统非相似冗余架构中的执行体同步技术

非相似冗余架构被广泛使用到信息系统中,提高系统的安全性和可靠性。非相似冗余架构中的执行体之间存在差异,当系统正常工作时,执行体表现一致,但在面对恶意攻击行为时,执行体会表现出不一致。架构通过比较执行体的表现监控系统、感知威胁,从而提升系统安全可靠性。执行体的同步监控,是所有非相似冗余架构都需要解决的难题。目前没有针对同步技术比较系统性的描述和总结。该文首先对执行体同步问题进行了抽象建模,然后提出基于同步点的同步技术分类方法,并分别对每种技术的基本方式、流行度、优缺点进行了总结。该文还提出了影响同步效果的3个重要指标:同步点、误报率和性能,同时给出了同步技术的数学模型,可用于同步技术的设计评估。最后,结合网络弹性工程领域和软件定义晶上系统领域的发展,指出了同步技术未来的发展潜力和可能的发展方向。

面向拟态安全防御的异构功能等价体调度算法

拟态安全防御的一个关键环节是异构功能等价体的调度,现有的调度策略缺乏对冗余体间相似度的考虑,且调度算法较为单一。基于此,提出了一种兼顾动态性和可靠性的异构功能等价体调度算法——随机种子最小相似度算法,首先随机确定种子冗余体,然后再根据相似度指标选择整体相似度最小的最终调度方案。理论分析和仿真实验表明,该算法的调度周期远高于最长相异性距离算法,而失效率远低于随机调度算法,在动态性和可靠性之间达到了较好的平衡。

高速网络节点中的QoS实现机制

本文首先介绍了在Internet中实现QoS的必要性 ,然后从支持协议、调度算法、队列管理和流量工程等几个方面探讨了QoS的实现机制 ,最后给出了高速网络节点中QoS实现的一种结构。

利用参数稀疏性的卷积神经网络计算优化及其FPGA加速器设计

针对卷积神经网络(CNN)在嵌入式端的应用受实时性限制的问题,以及CNN卷积计算中存在较大程度的稀疏性的特性,该文提出一种基于FPGA的CNN加速器实现方法来提高计算速度。首先,挖掘出CNN卷积计算的稀疏性特点;其次,为了用好参数稀疏性,把CNN卷积计算转换为矩阵相乘;最后,提出基于FPGA的并行矩阵乘法器的实现方案。在Virtex-7 VC707 FPGA上的仿真结果表明,相比于传统的CNN加速器,该设计缩短了19%的计算时间。通过稀疏性来简化CNN计算过程的方式,不仅能在FPGA实现,也能迁移到其他嵌入式端。

基于动态自适应离散粒子群算法的3D NoC低功耗映射方法

相对于2D NoC,3D NoC具有更好的集成度和系统性能,是解决低功耗映射的一个可靠途径。在传统粒子群算法(PSOA,particle swarm optimization algorithm)的基础上,提出了一种动态自适应离散粒子群算法(DADPSOA,dynamic adaptive discrete particle swarm optimization algorithm)。该算法基于早熟收敛程度和个体适应度值变化动态调整参数w,不断靠近最优解;同时对粒子进行合理的解构造,减小了算法时间复杂度。仿真结果表明,与随机映射、遗传算法(GA,genetic algorithm)、PSOA和动态蚁群算法(DACA,dynamic ant colony algorithm)相比,DADPSOA可以缩短执行时间,减小映射结果通信功耗;在面向任务图映射的时候,其通信功耗下降。

Internet中QoS的分析理论探讨

随Internet的发展,QoS在Internet中扮演着越来越重要的作用。本文对Internet中的QoS分析理论进行了归纳总结,归纳了三种分析模型,并对各种分析模型的特证运用网络计算理论进行了详细的讨论。

可重构柔性网络下基于预测的网络资源重构算法

研究了可重构柔性网络环境下的网络资源重构,为解决可重构嵌入式网络的构建、消亡导致的底层网络资源使用不均衡的问题,提出了基于预测的网络资源重构算法(FNRA)。与原有算法使用的周期性时间间隔不同,该算法基于已知信息预测网络重构时间间隔,通过对网络资源分类和重构请求滞后策略来保证网络重构时机的全局最优。在网络重构代价和建网成功率两个方面将FNRA与路径迁移和路径准入算法(PMPA)和虚拟网络准入算法(VNA)Ⅱ算法进行了比较,仿真结果表明FNRA的重构代价比PMPA降低40%,比VNAⅡ降低67%;FNRA的构网成功率比PMPA提高50%,比VNAⅡ提高27%。

总线数据宽度可配置DDR传输的FPGA设计与实现

随着FPGA开发规模和内部集成度的不断提升,FPGA通常需要控制多个外部芯片,导致FPGA的管脚资源在设计中变得越来越宝贵,文章给出了一种利用总线数据DDR传输的设计方式来减少管脚的使用,提出了一种总线宽度可配置的通用实现模块思想,并给出了详细的实现以及高速DDR设计中应该考虑的问题。

基于MATLAB的信号处理仿真

MATLAB是一种面向科学与工程计算的高级语言 ,由于其集成了许多领域的工具箱 ,因此又被称之为“巨人肩上的工具” ,本文以该软件的最新版本MATLAB5 1为例 ,在简单介绍MATLAB的基础上 ,详细阐述了其仿真功能在信号处理中的应用。

无线接入系统及其相关技术

无线接入系统及其相关技术解放军信息工程学院刘勤让，孙宏，陈为怀无线接入是指从交换节点到用户终端部分或全部采用无线手段的接入技术。该接入手段在概念上产生了重要的飞跃，即。用无需传输媒体的无线传播手段来代替接入网的部分或全部，从而达到降低成本，改进灵活性...

基于线性脉动阵列的卷积神经网络计算优化与性能分析

针对大部分FPGA端上的卷积神经网络(CNN, convolutional neural network)加速器设计未能有效利用稀疏性的问题,从带宽和能量消耗方面考虑,提出了基于线性脉动阵列的2种改进的CNN计算优化方案。首先,卷积转化为矩阵相乘形式以利用稀疏性;其次,为解决传统的并行矩阵乘法器存在较大I/O需求的问题,采用线性脉动阵列改进设计;最后,对比分析了传统的并行矩阵乘法器和2种改进的线性脉动阵列用于CNN加速的利弊。理论证明及分析表明,与并行矩阵乘法器相比,2种改进的线性脉动阵列都充分利用了稀疏性,具有能量消耗少、I/O带宽占用少的优势。

基于单组播业务单通道处理机制的高速转发引擎设计

提出了一种对单播和组播业务单通道处理机制的转发引擎设计方案,避免了两个处理通道对芯片逻辑和存储资源造成的浪费,分析表明该设计方案仍保持线速转发能力。

超高速转发引擎的并行流水线设计与实现

Internet的飞速发展要求将来的核心路由器具有超高速的转发能力,路由器设计的难点之一就是超高速转发引擎的设计,文章给出了一种超高速转发引擎的并行机制流水线设计方案,并给出了基于该思想的详细实现,测试结果表明依据该方案实现的转发引擎达到了10Gbps的转发处理能力。

顺序分布式变长分组调度算法:SDMCRR

通过引入分布式思想对CRR调度算法进行改进,提出了一种基于输入排队VOQ结构的输入端口轮转和输出端口轮询的顺序分布式改进补偿轮询调度算法SDMCRR。并通过分析以及和其它轮询算法的比较,得出该算法具有单个报文调度O(1)的复杂度、较好的隔离恶意流的公平性和时延特性。

并行分布式变长分组调度算法PDMCRR

低复杂度和良好公平性是T比特级网络节点调度算法设计中的挑战,通过引入端口间的并行机制和单端口的流水线思想,提出了一种可以满足T比特级网络节点调度需求、具有低复杂度和良好公平性的变长分组调度算法———并行分布式改进补偿调度算法(pipleline distributed modified compensating round robin,PDMCRR)。通过理论分析和计算机仿真验证了该算法的性能。

基于FPGA实现的10Gbps高速转发引擎设计分析

高速特发引擎的设计是T比特路由器设计中的关键和难点,本文围绕传输带宽需求、查表时间需求和包头处理时间需求以及器件水平等方面对基于FPGA实现的10Gbps高速转发引擎进行了详细的分析,讨论了高速转发引擎各功能模块的设计可行性,并给出了一种可行的实现方案。

一种基于域的IP QoS分类方法

回顾了IP QoS的发展，总结了IP网中不同QoS技术的特征，提出了一种基于域的QoS分类方法，将各种QoS技术归结为时域、空域、逻辑域和层域。通过该方法可以更加深入地分析采用不同QoS技术对网络引入的代价，对构建一个合理的具有QoS保证的IP网具有一定的指导意义。