环栅晶体管制备中SiGe选择性刻蚀技术综述

环栅(Gate-all-around,GAA)晶体管是3 nm以下节点替代现有鳍式晶体管(FinFET)最有竞争力的器件结构,能有效改善器件尺寸不断微缩带来的短沟道效应。与FinFET相比,GAA器件制备的工艺流程中内侧墙制备和沟道释放是新引入的工艺模块,均需要SiGe选择性刻蚀技术。工艺要求SiGe作为牺牲层被选择性刻蚀去除,且尽可能减少对Si沟道的损伤。本文对环栅晶体管制备工艺中所需的SiGe选择性刻蚀技术进行了综述,主要分析了器件结构的发展趋势及SiGe选择性刻蚀的应用,并分类综述了常规SiGe选择性刻蚀方法以及新型选择性刻蚀技术的发展历程,分析了各种技术的优点和不足。最后对SiGe选择性刻蚀技术面临的挑战进行了分析,并对其未来可能的发展趋势进行了展望。

面向水平GAA内侧墙模块的干法Si_(0.7)Ge_(0.3)选择性刻蚀研究

针对环栅(Gate-All-Around,GAA)Si_(0.7)Ge_(0.3)的内侧墙(Inner spacer)空腔刻蚀难以精确控制尺寸和形貌的问题,本研究基于常规电感耦合等离子体(inductively coupled plasma,ICP)刻蚀设备,采用CF_(4)/O_(2)/He混合气体进行Si_(0.7)Ge_(0.3)干法各向同性选择性刻蚀实验,探究了包括激励射频源(source radio frequency,SRF)功率、气压、刻蚀前侧壁清洗工艺等因素对刻蚀结果的影响与机制。研究结果表明,SRF对刻蚀深度的影响是存在线性区与准饱和区的,气压与刻蚀深度在实验区间内呈二次函数关系,稀释的氢氟酸(Diluted HF,DHF)与O_(3)交替清洗相对单一的DHF清洗方案在界面钝化层的去除与刻蚀形貌的控制上有更优的表现。经工艺方案优化,最终获得良好的工艺结果:刻蚀精度达到了0.61 nm/s,最优粗糙度Rq为0.101 nm,刻蚀轮廓矩形度高(d/t~83.3%)。本研究为内侧墙空腔刻蚀提供了一种解决方案。

那件事告诉我

人生的漫长路途，我们走在其中，在一年又一年的光阴中听潮起潮落，看破晓还是黄昏，一路上跌跌撞撞地走，心里也慢慢理解什么是成长……

从西点屋到图书馆

眼前是一条弯弯曲曲的石子路，在绿树的掩映下，安然、恬静。看着这条小路，一种甜蜜的感觉油然而生。

枕头里的爱

爱有无数的方式，简简单单的一句话，一个微笑，一个点头，这些细节，或深或浅都有爱的滋味。母爱也正是在凡俗的生活中，以其特有而又细腻的方式震撼着我的心灵，让我在馨香中成长。

孝顺的爸爸

我的爸爸是一名人民警察，虽然他平时工作很忙．但却从不忘记在百忙中去问候自己的长辈。不仅这样，爸爸还总是对我说：“人世间，亲情是最美好的，孝顺是一种传统美德。” 记得那是一个下午，我正在写作业，电话铃突然响了起来，接起一听原来是大娘，大娘焦急地对我说：“序序，快叫你爸爸来一趟，爷爷已经发烧一上午了……”爸爸知道后飞快地抓起一件衣服就冲出了家门。