用于SDH STM-64光接收机的GaAs HBT限幅放大器

采用 2 μmGaAsHBT工艺实现了 10Gb/s的限幅放大器 .整个系统包括一级输入缓冲、三级放大、一级用于驱动 5 0Ω传输线的输出缓冲和失调电压补偿回路四个部分 .采用双电源供电 ,正电源为 3.3V ,负电源为 2V ,功耗为5 0 0mW .在输出电压幅度保持恒定 (单端峰峰值 30 0mV)的条件下 ,输入动态范围约为 38dB .芯片面积为 1.15× 0 .7mm2 .

12Gbit/s用于光纤传输系统的GaAs HBT限幅放大器(英文)

用2μmGaAs HBT工艺实现了12 Gbit/s用于光纤传输系统的限幅放大器.整个系统包括一级输入缓冲、三级放大、一级用于驱动50Ω传输线的输出缓冲和失调电压补偿回路4个部分.采用双电源供电,正电源为2V,负电源为-2V,功耗为280mW.小信号增益大于46dB,输入信号比特率为12 Gbit/s时,在输出电压幅度保持恒定(单端峰峰值400 mV)的条件下,输入动态范围约为40dB。眼图性能良好.芯片面积为1.15mm×0.7 mm.

甚短距离光传输技术

介绍了甚短距离 (VSR)光传输技术及其发展趋势 ,对VSR光传输实现中的一些关键技术进行简要论述 .以 1 2信道并行垂直腔面激光器 (VCSEL)光发射及接收模块为例 ,讨论发射模块中 1 2通道并行VCSEL阵列驱动电路及接收模块中前置放大器和限幅放大器集成电路的实现 .测试结果表明 ,驱动电路每信道输出调制电流超过 30mA ,电路速度高达每通道 3 1 2 5Gbit/s.前置放大器和限幅放大器工作速度达 2 5Gbit/s.

2.5～40Gb/s光收发关键器件芯片技术

介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术,如采用SCFL电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题,如封装问题等,讨论了40Gb/s以上速率芯片技术的发展趋势,包括高速器件建模和测试问题等。

16信道0.35μmCMOS/VCSEL光发射模块(英文)

研究了垂直腔面发射激光器 (VCSEL)及其列阵器件的光谱特性、调制特性、高频特性及与微电子电路的兼容性 ,将 1× 16的VCSEL与CMOS专用集成电路进行多芯片组装 (MCM ) ,混合集成为 16信道VCSEL光发射功能模块 .测试过程中 ,功能模块的光电特性及其均匀性良好 ,测量的 - 3dB频带宽度大于 2GHz.

2.5 Gb/s 0.35 μm CMOS光接收机前置放大器设计

采用0.35μm CMOS工艺设计并实现了用于SDH系统STM-16(2.5 Gb/s)速率级光接收机前置放大器。此放大嚣采用+5V电源电压,中频增益为73dBΩ,3dB带宽为2.2GHz。核面积为0.15mm×0.20mm。

如何在先进工艺节点利用Virtuoso Check/Assertion Flow

Virtuoso和MMSIM有效结合,完整的Check/Assertion flow包含:在图形界面设置Check/Assert,通过仿真得到Check/Assert的结果,在图形界面直接显示Check/Assert的结果,对结果进行各种灵活的后处理,并在schematic直接进行反标。该流程可以覆盖电路设计常用check需求,完全不依赖脚本,图形界面让工程师更容易上手,基于瞬态仿真的Dynamic Check相比其他工具更具优势。有效利用Check/Assert flow,可以帮助避免或及早发现设计中的一些常见问题,从而减少设计迭代,该流程在TSMC 16 nm和Intel 14 nm实际项目上得到应用,很大程度地提高了设计效率。

行为级模型功能比对验证的自动方法学

在混合信号芯片设计领域,Verilog/Systemverilog/VHDL等行为级模型被广泛应用于描述模拟和混合信号模块的电路特性,用以帮助实现更快速全面的全芯片功能验证。为了保证正确、有效和全面的全芯片功能验证,电路模块的行为级模型和晶体管级设计之间的功能比对验证(Behaviorvs.Schematic,BVS)非常关键。在此之前,利用现有的EDA工具,只能进行逻辑状态的BVS矢量检查,而不能进行实数类型的矢量检查。为了更好地描述模拟和混合信号模块的行为特性,采用了Wreal模型和SV-UDT(Systemverilog-UserDefinedType),因此对EDA工具提出了新的要求,需要其支持实数类型的矢量检查。本文描述了一种行为级模型功能比对验证的自动方法学,基于CadenceXPS仿真器的矢量检查功能,可以同时实现逻辑状态和实数类型的自动比对检查。实数类型矢量检查是向EDA供应商Cadence提出的一种新的概念和需求,且已经在XPS仿真器中成功实现。

基于VSDP-XcitePI的片上耦合干扰的快速验证方法

介绍了一种基于VSDP-XcitePI提取片上电源模型并仿真分析片上耦合干扰的快速验证流程,使用XcitePI基于芯片版图对Die上金属层寄生快速准确地提取生成芯片级/宏模块级的RLCK模型/S参数模型,对一款高性能混合信号前端芯片进行数字-模拟间干扰分析,将Die上电源网络及指定关键信号的金属层寄生模型带入全链路联合仿真,较好地复现了测试现象。所分析芯片面积为1.44 mm^2,分析精度达到支撑10μV级的变化量,分析带宽超过5 GHz。此外,介绍了VSDP平台对S参数模型的后处理方法,确保全链路仿真的收敛性和高效率。