PCIE-UART多端口控制器芯片的设计

自主研发了一款PCIE-UART多端口控制器芯片。首先,采用独立的256 Bytes TX/RX FIFO设计了单通道PCIE-UART控制器,实现了硬件流控、软件流控功能,其PCIE接口支持PCIE2.0,UART接口支持RS232/485/422;然后,将8路串口的TX/RX FIFO合并在一起,通过同步时分复用技术对每路串口的TX/RX FIFO进行读写操作,实现了数据的收发,并增加定时/计数器和16路MPIO功能;最后,在FPGA开发板上验证了芯片的功能和性能,并采用55 nm制程工艺和QFP208封装形式完成了设计芯片的制备。测试结果表明,研发的芯片达到工业自动化系统集成等领域对串口的性能要求。

一种基于亚稳态的真随机数发生器

设计实现了一种64位输出的真随机数发生器。在传统Fibonacci环形振荡器和Galois环形振荡器的基础上,通过控制电路使环形振荡器的输出在亚稳态与稳态之间不断切换,为生成的随机序列引入真随机性。通过加入后处理模块,提高随机序列的质量和增加每比特的熵,并利用DES算法实现随机序列的重新组合。利用FPGA进行实验验证后,最终集成在一个加密USB盘控制器芯片内,产生的随机序列通过了NIST SP800-22标准检测。采用110 nm CMOS工艺,该芯片实现了批量生产。

一种使MLC实现准SLC效能的方法

FLASH存储器工艺已经普及到25 nm,并正在进军15 nm,其存储密度也从单阶存储单元提高到多阶存储单元。相比于单阶存储单元,多阶存储单元可以降低存储器的价格,但是存储性能会降低。提出了一种针对多阶存储单元器件编程的方法,该方法能够提高多阶存储单元的速度,且能够减少位错误率,从而获得接近单阶存储单元器件的性能。

一种应用于SD/MMC控制器的RC振荡器设计

设计了一种数字可调RC振荡器电路,并将其集成于SD/MMC控制器芯片,用于产生对存储介质的控制时钟.该RC振荡器是一种张弛振荡器,使用内部MOS电容,可选择使用内部电阻或外部电阻,其内部电阻为3位可调节.使用Cadence Spectre仿真平台对所设计的电路进行仿真.最后,将所设计电路应用于基于SMIC 0.13μm逻辑CMOS工艺的SD/MMC控制器芯片上,芯片测试结果表明,该振荡器的中心频率约为306 MHz,在-10~80℃的温度范围内精度达到±0.42%,满足应用要求.

多引擎并行CBC模式的SM4算法的芯片级实现

固态硬盘凭借速度快、体积小、重量轻、抗震性强、功耗低等优势,成为新一代电脑硬盘存储产品代表.硬盘信息安全不仅关系到个人隐私、企业密码,更是关系到国家安全.针对固态硬盘的信息安全问题,采用全硬件加密的方式实现国家商用密码管理局颁布的SM4算法,在固态硬盘中实现数据的加密存储,提升了存储数据安全.为了保证电脑硬盘速度不受到加/解密算法的影响,必须解决高速数据流和SM4算法模块的同步加/解密的速度匹配问题.提出了一种多引擎同步工作的方式实现CBC(cipher block chaining)模式的SM4算法,解决了SM4算法在CBC加密模式下存在反馈路径,流水线技术和轮函数合并技术难以在65nm工艺下提高吞吐率的问题.通过FPGA验证,并在国内某半导体生产线65nm工艺上流片实现,结果表明:在250MHz时钟频率下,4个引擎并行的连续读速度为528.8MBps,连续写速度为443.5MBps,满足电脑硬盘SATAⅢ型接口的速率要求.

高性能芯片物理实现的关键因素

影响高性能芯片的物理设计涉及多个关键因素,文章分析了其中主要的5个因素:标准单元库、核心IP库、布局布线、制造工艺、物理设计与EDA工具/Foundry的协作优化.通过对基本情况介绍,当前行业情况分析等,剖析了影响高性能芯片设计及制造的核心因素,对高性能芯片未来需要重点发展的方向提出了一些探讨思路.

结合融合特征与特征映射的空域图像隐写分析

为了更好地捕获隐写术对图像统计特征的改变,提高对隐写图像的检测率并解决特征映射问题,提出结合融合特征与特征映射的隐写分析方法,提取融合特征,更全面地捕获隐写算法对载体图像统计特征的扰动。同时,提出结合PCA的特征映射,以解决图像数小于特征维数时不能直接投影的问题。然后,对融合特征进行结合PCA的近似映射,用于隐写分析。实验证明:该方法有效地提升了对隐写图像的检测率。