一种4路内插CORDIC的14位吉赫兹DDS IP核

直接数字频率合成器由于具有快速的频率转换时间和极高的频率分辨率,已得到了广泛的应用,但输出带宽较窄和杂散抑制较差一直是制约直接数字频率合成器输出信号质量的关键因素.基于改进的CORDIC相位幅度映射技术,采用4级流水线结构的相位累加器,设计了一种4路内插CORDIC结构的14位高速直接数字频率合成器IP核.与传统单路CORDIC结构相比,时钟采样频率是原来的4倍,能有效提高输出信号的无杂散动态范围,并降低电路的复杂度和面积.验证结果表明,当采样时钟频率为1GHz、频率分辨率为0.23Hz、输出频率为82MHz时,无杂散动态范围为86.7dBc,基于0.18μm 1P6M CMOS工艺所实现的IP核有效面积为1.33mm2,能嵌入式应用于高精度宽频雷达、通讯系统的系统芯片.

一种采用DEM译码的16 bit高性能数模转换器的设计

分析了目前分段电流舵数模转换器（DAC）在动态性能提升和芯片面积缩小等方面的局限性。提出了动态元件匹配（DEM）译码技术。设计了16 bit DAC中的DEM译码电路结构,分析了DEM译码技术的原理。对该16 bit DAC的动态性能等进行了详细仿真,并完成了整体版图设计。该DAC核心部分芯片面积仅为2. 2 mm^2。采用0. 18μm CMOS工艺完成了该DAC的加工和性能参数测试。在1 GHz采样率和100 MHz输入信号频率条件下,该DAC的无杂散动态范围约为67 dB,三阶互调失真约为76 dB,整体性能优于目前同类研究成果。

JESD204B协议的高速串行转换器接口

为减少引脚数,降低封装成本和尺寸,简化系统设计,电子器件工程联合委员会提出了一种高速串行接口协议JESD204B.文中呈现了该接口收发机控制器的具体实现方案,并且基于Xilinx的现场可编程门阵列中的高速串行收发器GTH,在6.25Gbit/s的数据速率下完成了4个通道的JESD204B接口收发机控制器的验证.

无人机SAR数据低比特量化及其复杂度分析

无人机(unmanned aerial vehicle,UAV)平台由于尺寸与载荷的限制,仅能提供有限的硬件计算资源.如何利用尽可能低的计算复杂度来获得高质量的合成孔径雷达(synthetic aperture radar,SAR)成像,是基于UAV SAR系统设计面临的一个重要问题.分析现有算法的缺陷,利用不同的量化方法对SAR原始回波数据进行低比特量化,针对低比特量化SAR数据提出基于单频阈值的成像质量改善方法.在此基础上,研究不同量化策略下SAR成像匹配滤波处理所需的计算复杂度,并定量评估了相应的成像质量.研究结果可为基于UAV平台的SAR成像应用中计算复杂度与成像质量之间的取舍提供参考.

UWB雷达芯片的研究现状与发展

超宽带(UWB)系统具有高传输速率、低功耗、探测精度高、穿透性强、安全性高等优势,在军事、雷达、生物探测、短距通信及室内室外高精度定位等场景有着广泛的应用。并且随着半导体技术的发展,基于CMOS的UWB雷达芯片成为研究热点。国内外众多学者及商业公司提出各具优势的UWB芯片及系统。该文从UWB系统、UWB芯片架构中关键电路和关键技术的研究现状与发展进行综述。

基于FPGA的多功能阵列信号处理系统设计

为了适应阵列信号处理数据量大、实时性高的特点,文中结合项目需求设计了一种基于FPGA的多功能阵列信号处理系统。通过采用先进的大规模高性能FPGA和多路高精度ADC芯片,可完成对40路中频信号的同步采集和数字下变频处理,并由数字波束合成运算得到36组波束数据。通过设置多种类型的对外接口,可实现与多个外联设备的网络数据交互、串口控制、波束控制及MGT高速数据传输。文中给出了系统的硬件和软件总体架构设计,并详细介绍了芯片选型、外设接口及各软件功能模块的具体实现方法。测试结果表明,本系统满足设计需求,具有较强的阵列信号处理能力以及良好的通用性和可扩展性。

HDMI高速显示数据接口技术

随着高画质影音需求增加,高速显示数据接口技术随着VR技术、游戏、影音等消费产业快速发展而更新迭代。主流的高速显示接口数据接口技术有很多种,其中高清多媒体接口(high definition multimedia interface,HDMI)的最小化传输差分信号(time minimized differential signal,TMDS)技术的抗干扰性能、兼容性以及高质量的视频和音频传输的优势,使HDMI技术成为最广泛应用的高速数据接口技术之一。HDMI 2.1实现了4K@120 Hz、8K@60 Hz和10k@60 Hz等超高分辨率和刷新率的无损影视传输,随着集成电路技术进步,HDMI接口将成为消费级高速显示数据接口关键技术。介绍了HDMI接口技术、发展历程,及其国内外发展现状,为国内HDMI产业的发展提供参考。

MIPI高速显示接口集成电路

由于科技的发展,智能便携设备尤其是智能手机越来越多样化、功能集成化,在过去的几十年里,手机的显示屏分辨率以及摄像模组的像素不断提升,对接口的数据传输速度提出了更高要求,整个产业的各家厂商急需制定一个统一的标准来规范化不同模组之间的通信,便于智能设备的集成化和标准化,由此诞生了一系列的标准协议。移动产业处理器接口(mobile industry processor interface,MIPI)从整个技术产业链的完备性角度来说,由于技术发展更加完备,更加突出便携应用的特点,当前已逐步成为手机产业的主流标准。介绍了MIPI的发展和应用,MIPI显示接口电路的基本结构和设计难点,并对其发展和产业布局进行了分析。

一种用于高速D/A转换器的1.6 Gbit/s同步电路

针对GHz采样的D/A转换器（DAC）设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号（LVDS）的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.

一种基于时间拓展方式的实时采样接收算法

本文提出了一种基于时间拓展方式的实时采样接收算法.该算法利用DTC (digital to time converter)产生两组相位可控的方波信号分别控制基带信号的发射和接收ADC (analog to digital converter)的采样,这两组方波信号之间的相位差为等差数列,通过调整锁相环的倍频比与输入信号的参考频率使其最小相位差为62 ps,从而完成低频ADC (1 MHz)对高频信号的等效采样,由此大大降低系统的功耗和硬件系统的设计难度,增加系统的可维护性.利用Verilog HDL在FPGA (field programmable gate array)上实现了该算法,并完成验证.