基于FPGA的IRIG-B(DC)码解码

在分析了IRIG-B(DC)码码型特点的基础上,提出了一种IRIG-B(DC)时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列(FPGA)芯片组成,来实现对IRIG-B(DC)码的解码、1PPS信号输出、实时时间显示以及串行异步通信。与传统的方法相比,该设计方案具有体积小、成本低、工作稳定等优点,完全能够替代传统的B码机箱的功能。

基于FPGA的B码设计

在许多高精度的时统设备中，时间码IRIG—B（B码）是一种标准的输出码型，用于系统时间的同步。目前，在靶场我国标准时统信号体制是国际上通用的IRIGB码制。利用GPS模块接收卫星实时时间作为时间基准，采用基于FPGA的B码编码方案，可简化时统设备的结构、工作过程和使用方法，使时统设备的自动化、通用性和可靠性得到较大提高。

基于ZYNQ的IRIG-B(DC)码设计与实现

通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计。试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常。