基于数模混合的真随机数发生器

提出了一种数模混合的真随机数发生器设计方案,利用RC电路充放电时间的不稳定性作为随机噪声源,并采用8个噪声源模块并行工作。8个噪声源模块产生的16比特随机数经由模加、异或、移位和反馈组成的算法处理后输出8比特分布均匀、相互独立的随机数,同时为了方便外部应用,设计了串并行输出单元。将整个真随机数发生器在Spectre模拟器下进行了仿真与测试,结果表明,随机数生成速率为3.2MHz,且能够通过FIPS140-2的随机性检测。

基于USB和FPGA的随机数发生器验证平台

为了方便基于FPGA实现的随机数发生器的验证与演示,以CycloneII FPGA芯片EP2C20Q240C8N为核心,设计实现了随机数发生器IP核下载与测试的开发验证平台,并详细阐述了各模块的设计原理及关键技术。最后,通过下载运行随机数生成系统,对整个平台功能进行了检验。结果表明,各模块电路工作正常,平台性能稳定。