基于FPGA和DDR3 SDRAM的高精度脉冲发生器设计与实现

文章介绍了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和第三代双倍速率同步动态随机存储器(third generation of double-data-rate synchronous dynamic random-access memory,DDR3 SDRAM)的1 ns精度脉冲发生器的实现方案。该设计在提高精度和增加指令存储空间的同时,兼顾了2 ns精度脉冲发生器多通道、可编程、可与外部时钟同步等特点。最后,通过金刚石中的氮-空位(nitrogen-vacancy,NV)电子自旋拉比振荡实验验证了1 ns精度脉冲发生器相对于2 ns精度脉冲发生器的优越性。