高可靠、高效率的白光LED高压驱动芯片

根据白光LED(Light Emitting Diode)的特性及其对驱动电路的要求,提出了一种高可靠、高效率的LED高压驱动芯片,具有线性调光和数字调光两种调光功能。芯片采用简化的脉冲宽度调制(PWM,Pulse Width Modulation)峰值电流控制模式控制通过LED的电流,系统稳定性好,抗干扰能力强。振荡器中新型抖频电路模块的加入,提高了系统的电磁干扰(EMI,Electro Magnetic Interference)性能,使系统可靠性进一步增强。驱动芯片的输入电压范围为8.5 V^40V,输出的驱动电压达7.5V,可有效降低NMOS功率开关管的导通损耗。电路设计采用低静态电流、低反馈电压等低功耗设计技术,提高了系统的电能转换效率。芯片采用CSMC公司1μm 40V高压CMOS工艺模型设计,并完成流片。测试结果验证了抖频电路的作用,系统的最高转换效率达到了95.3%。

自供电的同步电荷提取电路的优化设计

利用压电元件的压电效应将外界振动产生的机械能转化为电能是当前一种有效的俘能方法。将压电元件表面累积的电荷进行有效提取是这种俘能方法的关键。因此,高效的电荷提取电路的设计显得特别重要。本文提出了一种自供电同步电荷提取电路SP-OSCE(Self-Powered Optimized Synchronous Charge Extraction Circuit),使用两个无源的极值检测电路检测压电元件输出信号的正负极值并在极值点进行能量提取。所提出的SP-OSCE电路采用整流电路、极值检测电路元件复用的方法,从而避免了传统的整流桥结构;电路不但提取了压电元件受夹电容中的电荷,而且将检测电容中所积累的电荷提取到电感上,提高了能量的转换效率。通过Multisim建模仿真验证了所设计电路的有效性,进而进行了物理验证,实验表明与仿真结果相吻合。

PWM/PSM双模式高压异步整流BUCK电路

为了在全负载范围内取得高转换效率,提出一种根据占空比来自动实现模式跳转的脉冲宽度调制(PWM)/跨脉冲调制(PSM)双模式的低功耗、高压直流电压转换电路.它的输入电压为3～24V,输出电压为2.5～(VIN-0.5)V.当负载电流较大时,芯片采用开关频率为1MHz的PWM工作模式;当负载电流减小时,采用开关频率降低的PSM模式,从而保证了在全负载电流变化范围内的高转换效率.PWM到PSM模式的跳转采用简单逻辑及最小占空比电路实现,达到了模式的自动转换.电路采用CSMC公司的0.5μm 40V高压混合信号模型设计并完成流片加工.测试结果表明,在5V的输出下,当输入电压到达最大值24V时,芯片保持了55%以上的转换效率.芯片在2种模式间可以实现平稳过渡,具有良好的负载电流调整特性.

自供电的压电振动能与温差热电能融合采集电路设计

环境能量俘获中压电振动能和温差热电能的俘获电路设计已成为近几年研究的热点之一。但由于存在压电换能器和热电换能器输出的能量分别是交、直流形式而难以同时俘获,且热电换能器的开路电压通常要低于三极管的阈值电压而需要借助外部电源供电等问题,本文提出了一种自供电的混合式同步电荷提取HSP-SECE(Hybrid Self-Powered Synchronous Electric Charge Extraction)电路。所提出的HSP-SECE电路,通过压电电压峰值的检测,在其达到峰值时进行压电振动能和温差热电能的同步提取,实现两种能量的融合采集。仿真和实验测试表明,所提出的电路可以有效实现温差热电能和压电振动能的同步采集,与现有的电路相比,在俘获效率、自供电和负载相关性等方面,具有较为明显的优势和特色。

基于类状态机的检测时间自调整的频率检测器

针对SOC系统应用需求及现在所存在的频率检测电路结构无法同时兼顾检测精度和检测响应速度的问题,将类状态机(RSMC)技术应用于频率检测电路中。开展了不同频率检测器的比较及原理分析,提出了将类状态机应用于频率检测电路,兼顾了没有外部器件情况下的良好检测精度和检测响应速度,实现了根据被检测时钟信号的频率自动调整所需检测时间的功能,采用了先进的最小沟道长度为0.18μm的且能提供1层多晶硅和4层金属的SMIC18pf工艺,获得了0.071 mm2的版图面积(不加pad和静电保护电路)。研究结果表明:低频率检测值FL=2 MHz,变化范围为-15%^+20%;高频检测值FH=7.5 MHz,变化范围为-12%^+20%。低频点检测时间和高频点检测时间分别为TL=15.53μs和TH=2.3μs。模拟供电电压为3.3 V,消耗功率为59.8μW;数字供电电压为1.8 V,消耗功率为6.4μW;整个系统共消耗功率为66.2μW。

基于指数平均模型的无线传感器网络动态功耗管理

能耗一直是制约无线传感器网络WSN(Wireless Sensor Networks)发展的关键因素。为了降低节点的功耗,延长WSN的寿命,一种改进指数平均模型的动态功耗管理DPM(Dynamic Power Management)方法被提出。该方法利用历史空闲时间来对未来空闲时间进行预测,预测结果作为节点是否转换为低功耗状态的依据。理论分析和实验仿真表明,本文提出的DPM在突发情况时能够快速自适应地调整,提高了预测的准确性,降低了WSN的功耗。

多节串联锂电池的多功能管理芯片设计与实现

为了降低多节串联锂电池组的管理成本,提出一种单片集成的多节(5节以下)串联锂电池组管理芯片的设计方法.该方法通过采用电阻分压网络和高精度减法器完成高输入电压到低输入电压的转换,实现用5V低压工艺设计原本需要24V以上高压工艺才能实现的5节以下串联锂电池组管理,另外芯片还具备过充、过放、过流、过温保护以及电量分析、异常报警、充电计时等功能,并采用CSMC 0.5μm 5V标准CMOS工艺实现双节应用测试芯片.经测试该芯片工作情况与设计要求相符,各项测试结果与仿真一致,结果表明,该设计符合锂电池组管理的要求,且可有效降低成本.

基于自适应并联电感同步开关控制的压电能量俘获电路设计

并联电感同步开关(P-SSHI)电路可有效提高压电能量俘获能力,但其效率受到开关控制精准性、整流电路导通压降等因素的影响。提出了一种将超低压降有源整流与自适应P-SSHI结构相结合的高效压电能量俘获电路。其中,超低压降有源整流的上半桥采用交叉耦合被动开关的PMOS对管结构,下半桥则采用有源电路控制开关的NMOS对管结构,以降低整流电路的导通压降。自适应P-SSHI结构通过对整流电路中的电流进行过零检测确定同步开关的闭合时刻,对L-C振荡回路中的电流进行过零检测确定同步开关的断开时刻,以提高开关控制的精准性。实验结果表明,所提电路可以实现同步开关的自适应控制,并可有效提高压电能量俘获电路的整体效率。在负载电阻100 kΩ的情况下,所提电路的输出功率为291.35μW,相比于全桥整流电路的125.32μW,提高了132%。

多相Buck变换器及其关键技术研究综述

随着5G、人工智能及物联网等技术的蓬勃发展和半导体工艺尺寸的不断缩小,终端设备处理器和服务器的数据处理能力及其他性能快速提升,这对电源管理芯片提出了新的需求。而多相并联结构变换器在低压大电流应用、快速瞬态响应等方面具有极大的优势,被公认为处理器电源的最佳解决方案之一。文章从多相Buck变换器的原理及优势出发,研究和探讨了多相Buck变换器设计中的多相电流均衡方法、控制模式及效率提升等关键技术的发展和最新的研究进展,进而明确多相Buck变换器的关键发展趋势和面临的挑战。

一种适用于Boost电路的自适应斜坡补偿电路

设计了一种适用于峰值电流模式Boost电路的自适应斜坡补偿电路。电路通过动态检测Boost电路的输入输出电压,产生随Boost电路开关控制信号占空比变化的斜坡电压,实现补偿斜坡斜率的最优化。由于本设计采用了高精度减法器,斜坡补偿精度得到提高,在消除次谐波振荡、提升Boost电路稳定性的同时,将补偿对Boost电路的负面影响最小化,保证了Boost电路的带载能力和动态响应速度。采用SMIC 0.18μm CMOS工艺完成电路设计和版图绘制,并进行了后仿验证,结果显示,工作电压为3.3 V时,在不同工作条件下,随着开关占空比的变化,补偿斜率可以实现自适应调整,与理论最佳补偿斜率的误差范围仅为1.39%~2.33%。

适用于环境能量俘获的高效率电源管理电路

设计了一种适用于环境振动能量俘获系统的高效率电源管理电路。电路采用了最大功率点跟踪(MPPT)技术,以解决环境振动能量不稳定和经换能器换能后的输出功率负载依赖性强的问题。针对MPPT工作过程中电压调整阶段功率损耗过大的问题,提出了高频开关控制的类Buck结构拓扑,以减小电压调整阶段的开关损耗,进一步提高了系统效率,并可实现预稳压,为后级电源管理电路减轻负担。电路采用0.18μm CMOS工艺设计,仿真结果表明,随着振动环境及负载的变化,最大功率点跟踪效率始终维持在98.55%~99.45%,系统效率提高至94.2%。

适用于GaN栅极驱动的自适应死区时间控制电路

设计了一种适用于GaN栅极驱动的自适应死区时间控制电路,该电路具有低延时、低功耗、高速、高开关频率的特点。电路通过单脉冲产生电路检测开关节点电压,以实现零静态功耗;加入互锁电路以防误触发,消除了由开关节点毛刺导致的上下管直通的现象。电路基于SMIC 0.18μm BCD工艺设计,仿真结果表明,死区时间可随负载变化而自适应调整,且当最坏情况开关节点电压的dv/dt=48 V/ns时,电路高低侧死区时间误差仅为1.59 ns和2.69 ns。

A current-mode DAC unit circuit with smooth transition

The digital-to-analogue converter(DAC) plays a significant role in modern electronic systems, and current-mode DACs are widely used due to their excellent properties. However, the non-ideal transition at switching instants of the unit circuit will directly affect the performance of the current-mode DAC. The parasitic effects resulting in non-ideal transition are analyzed in this paper. A simple structure unit circuit is proposed to diminish the non-ideal transition. The simulation results show that the parasitic effects are suppressed effectively, and a smoother output transition is achieved. The feasibility of the proposed current-mode DAC unit circuit is verified by the application in a frequency jitter circuit.