高速并行LDPC编码的FPGA实现

LDPC码具有优异的误码性能,并被很多协议采用,其中CCSDS规范就采用了LDPC码。符合CCSDS规范的LDPC码编码器的设计目的是满足卫星实际应用的需求,降低卫星信道传输的误码率。实现了8位并行LDPC码编码,并优化了矩阵信息的存储设计。在XC2V3000 FPGA实测中,8位并行编码吞吐量达到800 Mbps。

基于CCSDS规范LDPC码的FPGA实现

低密度奇偶校验(Low Density Parity Check,LDPC)码具有优异的误码性能,但目前卫星数传系统主要采用RS+卷积级联编码,为此,在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基空间数据系统咨询委员会(Consultative Committee for Space Data Systems,CCSDS)的LDPC码编码是必要的。介绍了基于CCSDS规范的LDPC码,包括校验矩阵形式和生成矩阵形式。依据(8 176,7 154)LDPC码的矩阵结构,分析了矩阵信息的存储设计。在FPGA上实现了LDPC码串行编码,并详细介绍了编码过程。结合吞吐量的因素,实现了LDPC码并行编码。

Virtex-Ⅱ系列FPGA的回读与部分重配置

介绍了基于SRAM的Virtex-Ⅱ系列FPGA试验样板的系统功能,实现了对XQ2V3000FPGA的回读与部分重配置,并给出了JTAG接口下的时序,最后分析了试验的结果。结果表明,FPGA回读可以有效地检测FPGA是否发生了单粒子翻转,而部分重配置可以有效地降低FPGA发生翻转的累积效应,并修复系统功能。